Consulta VHDL

UNIVERSIDAD TÉCNICA DE AMBATO
FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL

VLSI

Integrantes:


Semestre: Octavo
Carrera: Ingeniería en Electrónica y Comunicaciones

Profesor: Ing. Patricio Córdova

Fecha de envío.-

Fecha de entrega.-















CONSULTA

1.- ¿Qué es VHDL?
Definición por: Fernando Pardo.
“VHDL viene de VHSIC (Very High Speed Integrated Circuit)Hardware Description Language. VHDL es un lengua je de descripción y modelado diseñado para describir (en una forma que los humanos y las máquinas puedan leer y entender) la funcionalidad y la organización de sistemas hardware digitales, placas de circuitos, y componentes. VHDL es un lengua je con una sintaxis amplia y flexible que permite el modelado estructural, en flujo de datos y decomportamiento hardware” [1]
Definición por: Sergio Noriega.
“VHDL es una herramienta formal para describir el comportamiento y la estructura de un sistema usando un lenguaje textual. Permite describir las operaciones de un sistema empleando las siguientes posibilidades:
• Indicar QUE debe hacer el sistema modelando por comportamiento
• Indicar COMO debe funcionar utilizando algoritmos.
• Indicar CON QUEhacerlo empleando estructuras o flujo de datos” [2]
Definición por: Enrique Sanchis
“VHDL (Very High Speed Integrated Circuit Hardware Description Language), lenguaje estandarizado por la IEEE (1076-93), utiliza una metodología de arriba abajo (top bottom) que permite describir el circuito de forma estructural (señales y su conexionado) y funcional (qué hace).” [3]
Definición Grupal.-
VHDLviene de Very High Speed Hardware Description Language que significa Lenguaje de descripción de hardware de alta capacidad, estandarizado por la IEEE; su propósito es describir el comportamiento y estructura de un sistema electrónico, a través de un modelo estructural, utilizando algoritmos y aplicando estructuras o flujo de datos, es decir, que es posible establecer el comportamiento de undispositivo o sistema electrónico, acorde a las necesidades del usuario; por lo tanto VHDL no es un lenguaje de programación sino un lenguaje que usa una sintaxis amplia y flexible para describir hardware.
1.2.- CARACTERISTICAS DEL LENGUAJE VHDL
VHDL al ser un lenguaje orientado a la descripción o modelado de Hw similar a lenguajes de alto nivel de propósito general (ADA en especial), hereda las siguientescaracterísticas:
Concepto de tipo de datos, con posibilidad de definir nuevos tipos. Facilita la descripción de circuitos con diversos niveles de abstracción.
Sentencias de control de flujos (if, for while). Junto con la característica anterior, genera mayor potencia para desarrollar algoritmos.
Capacidad de estructurar el código (subprogramas, funciones o procedimiento), permite afrontaralgoritmos complejos.
Posibilidad de utilizar y desarrollar bibliotecas de diseño. Incorpora conceptos específicos para el modelado del Hardware, como concurrencia y ciclo de simulación.
VHDL es un estándar no sometido a ninguna patente o marca registrada: así puede utilizarse sin restricciones por cualquier empresa o institución. Al estar mantenido y documentado por el IEEE, existe una garantía deestabilidad y soporte.
Se ha diseñado para soportar diferentes metodologías de diseño ('top-down' frente a diseño basado en módulos) así como diferentes tecnologías de diseño (circuitos comerciales, microprocesadores, PLDs, FPGAs, ASICs, etc) con distinta funcionalidad (circuitos combinacionales, síncronos y asíncronos).
Es independiente de la tecnología y el proceso de fabricación del circuito o elsistema electrónico.
El uso de un lenguaje estándar estable permite la reutilización en diseños futuros de las descripciones y datos generados durante el diseño actual con el consiguiente ahorro de recursos. VHDL facilita la reutilización del diseño gracias a varios factores.
VHDL constituye el lenguaje estándar de referencia a nivel internacional.
Sirve como herramienta de diseño lógico,...