Contador

-------------------------------------------------
PRÁCTICA 8

Nombre de la práctica: Contador binario de 4 y 8 bits.

Objetivo de la práctica: Comprobar en el laboratorio un circuito contador binario de 4 y 8 bits. Diseñar un contador de 10 décadas, utilizando 2 contadores 74LS193, 2 exhibidores (display) y 2 decodificadores BCD de 7 segmentos 74LS47.

Duración: 4 horas.

Materialnecesario:
Una fuente de voltaje de 5V
9 diodos emisores de luz (LED)
Las siguientes resistencias:
Una de 1Kohms (R1), cuatro de 220ohms (R2), una de 22Kohms (R3) y nueve de 330ohms (R5)
Un preset de 1Mohm (R4)
Un push botton (reset o reinicio)
2 tablillas de conexiones (protoboard)
Los siguientes circuitos integrados (TTL):
Un LM555, dos 74LS193, dos 74LS47, un 74LS04 y un 74LS21
Uncapacitor de 1microFarad
Alambre para conexiones.
Un desarmador pequeño (para ajustar el preset)
Manual ECG Semiconductors

Autores | Teléfono: 5729-6000 |
Prof. M. en C. Salvador Saucedo Flores | extensión: 54632 |
Prof. Ing. Pablo Fuentes Ramos | extensión: 54326 |
Alumno PIFI: Eduardo Flores Mejía | extensión: 54629 |

 CONTADOR 74193 (LS193/HC193)
    La Figura 8.1, muestra el símbolológico y la descripción de entrada y salida del contador 74193. Este contador puede describirse como un contador ascendente/descendente preiniciable MOD-16, con conteo sincrónico, preiniciación asincrónica y reiniciación maestra asincrónica.

FIGURA 8.1. Contador ascendente/descendente preiniciable 74193. a) Símbolo lógico, b) Descripción entrada/salida y c) Tabla de selección de modos.
   Descripción de la función de cada entrada y salida:
ENTRADAS DE RELOJ CPU Y CPD. El contador responderá a las TPP (Transición de Pendiente Positiva) en una de las dos entradas de reloj. CPU es la entrada de reloj de conteo ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se incrementará (contará hacia arriba) en cada TPP hasta llegar a un conteo máximo de 1111; entonces se reciclaa 0000 y vuelve a comenzar. CPD es la entrada de reloj de conteo descendente. Cuando se apliquen los pulsos a esta entrada, el contador decrementará (contará hacia abajo) en cada TPP hasta llegar a un conteo mínimo de 0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo se usará una entrada de reloj para contar en tanto la otra esté inactiva (se conserva en ALTO).

REINICIACIÓNMAESTRA (MR). Esta es una entrada asincrónica activa en ALTO que reinicia al contador en el estado 0000. MR es un reiniciador de CD (corriente directa), de manera que tendrá al contador en 0000 en tanto que MR=1. También elimina todas las otras entradas.

ENTRADAS PREINICIABLES. Los multivibradores , MVB (flip-flop), del contador pueden preiniciarse en los niveles lógicos presentes en las entradasde datos paralelas P0-P3, pulsando momentáneamente la entrada de carga paralela PL' de ALTO a BAJO. Esta es una preiniciación asincrónica que elimina la operación de conteo. No obstante, PL' no tendrá efecto si la entrada MR se encuentra en su estado activo ALTO.

SALIDAS DEL CONTEO. El conteo regular siempre está presente en las salidas Q0-Q3 de los MVB, donde Q3 es el bit menos significativo(LSB, por sus siglas en inglés) y Q0 es el bit más significativo (MSB, por sus siglas en inglés).

SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o más unidades del 74LS193 se conectan como contador con etapas múltiples, para producir un número MÓD mayor. En el modo de conteo ascendente, la salida TC'U del contador de orden inferior se conecta a la entrada CPU del siguientecontador de orden superior. En el modo de conteo descendente, la salida TCD del contador de orden inferior se conecta a la entrada CPD del siguiente contador de orden superior.

FIGURA 8.2 a) Lógica de la unidad 74193 para generar TC'U; b) Lógica para generar TC'D
TCU es el conteo ascendente final (también llamado acarreo). Se genera en el 74193 utilizando la lógica que se muestra en la Figura...