Contadores Binarios Digitales
ANALISIS y DISEÑO DE CIRCUITOS
CON BIESTABLES
• Análisis de circuitos de biestable R-S con puertas lógicas
• Análisis de otros biestables con puertas lógicas
• Análisis de biestables con puertas lógicas sincronizados
• Representación gráfica de biestables como bloque funcional
• Transformación de un tipo de biestable en otro
•Máquinas de estados modelos de Mealy y Moore
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
1
Circuito Secuencial
E
N
T
R
A
D
A
S
Salida
Entrada
CIRCUITO
Entrada
SECUENCIAL
Salida
S
A
L
I
D
A
S
• Los circuitos secuenciales se caracterizan por que los
valores de la señal de salida en un instante determinado
dependen del valor de las entradas ydel valor de la
salida en el instante anterior
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez
2
1
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
Biestable R-S con puertas NOR
R
S
Q(T)
/Q(T)
Q(t+1)
/Q(¡(T+1)
0
0
0
1
0
1
0
0
1
0
1
0
0
10
1
1
0
0
1
1
0
1
0
1
0
0
1
0
1
Q2 1
0
1
0
0
1
1
1
0
1
0
0
1
1
1
0
0
0
R
Q1
1
7402
2
S
7402
RESUMEN
Q(T)
1
0
PROHIBIDO
Q1 = Q(T)
Q2 = /Q(T)
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
3
Biestable R-S (Puertas NOR)
Tabla de TransiciónSímbolo
R
1R
Q
Q(t)
0
1
1
0
0
1
Q
Q(T+1)
0
1
1S
S
0
S
R
1
*
Tabla de Excitación
Q(T)
Q(T+1)
R
S
0
X
0
1
0
1
1
0
1
0
1
ANSI/IEEE 91-1984
0
0
1
0
X
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez4
2
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
Cronograma de evolución de un Biestable R-S
S
1S
Q
R
t
S
t
R
1R
Q
Q
t
Q
t
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
5
Biestable R-S con puertas NAND
R
/Q(¡(T+1)
1
1
0
1
0
1
1
1
0
1
0
1
1
1
0
0
1
0
0
11
0
1
0
1
0
1
0
1
1
0
1
0
1
1
S
Q(t+1)
1
1
Q
/Q(T)
0
0
2
Q(T)
0
0
Q
1
S
0
0
R
1
1
0
1
0
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez
RESUMEN
PROHIBIDO
0
1
Q(T)
6
3
Capitulo 5:Análisis y Diseño de Circuitos con Biestables
Biestable R-S (Puertas NAND)
Símbolo
Tabla de Transición
R
*
1
0
0
1
1
R
0
1
R
Q(T+1)
0
Q
S
0
S
S
1
Q(t)
Q
* = Estado Prohibido
ANSI/IEEE 91-1984
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
7
Biestabla J-K
Tabla de Transición
Símbolo
J
K
K
Q0
Q(t)
1
0
0
1
1
Q
0
1
J
Q(T+1)
0
J
K
1
/Q(t)
Tabla de Excitación
Q(T)
J
0
0
0
X
0
1
1
X
1
0
X
1
1
ANSI/IEEE 91-1984
Q(T+1)
1
X
0
Capitulo 5: Análisis y Diseño de Circuitos con Biestables
Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez
K
8
4
Capitulo5: Análisis y Diseño de Circuitos con Biestables
Biestable J-K con puertas lógicas
J
K
2
R
Q
4
7400
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
1
1
0
0
1
0
0
1
1
0
0
1
0
1
0
1
1
0
1
1
0
1
7400
0
1
7400
/Q(¡(T+1)
0
Q
3
Q(t+1)
0
S
/Q(T)
1...
Regístrate para leer el documento completo.