contadores

CONTADORES:
Contadores asíncronos de rizos.
Este tipo de contadores donde cada salida del flip-flop sirve como señal de entrada CLK para el siguiente flip-flop, estos contadores no cambian de estado todos juntos por lo que se dice que no están en sincronía, solo el primer flip flop responde a los pulsos del reloj ,luego para que al segundo flip-flop responda debe esperar que el primerflip-flop cambie de estado, y para que el tercer flip-flop se complemente debe esperar que el segundo flip-flop cambie de estado, y así sucesivamente con los demás flip-flop. Por lo tanto existe un leve retraso entre las respuestas de cada flip-flop, en los ff modernos este retraso es relativamente corto va del orden de los 10-40nsg.
. En el diagrama lógico se muestra un contador asíncrono binarioascendente de tres bits diseñado a partir de flip-flop J-K en configuración toggle con disparo por borde de subida. Debido a que posee tres flip-flop, su ciclo básico se compone de ocho estados que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva.
También podemos observar la tabla de verdad del circuito donde Q2 es el termino más significativo.



El funcionamiento de estecircuito se basa en cuatro puntos importantes:
ALos pulsos de reloj sólo son aplicados a la entrada CP (Clock, reloj) del primer Fip-Flop. Teniendo en cuenta que es un FF tipo "J-K", y que estas dos entradas se encuentran en un nivel alto (Conectadas a V+), el FF realizará la función de complemento o "Toggle", conmutando sus salidas con cada pulso de la señal de reloj. El cambio puede sercontrolado por transiciones positivas o negativas de la señal de reloj, esto depende únicamente del tipo de entrada del FF.
La salida del primer FF (Primer BIT) actúa como pulso de reloj para el siguiente FF (Segundo BIT), y así sucesivamente hasta llegar al cuarto FF. De esta manera se logra que un FF sólo pueda cambiar de estado cuando el anterior le proporcione la transición correcta a su entrada.
Lassalidas de los FF representan el número binario de 4 BITS, Obteniendo del primer FF el LSB (Dígito menos significativo), y del último el MSB (Dígito más significativo). Al comenzar la cuenta, teóricamente las salidas de los FF deben estar en cero, esto nos da e número 0000, esto puede lograrse con las entradas de "Restablecer" (RESET), las cuáles no son mostradas en el diagrama. La tabla 1,muestra la secuencia de conteo desde el número 0000 al 1111.
Una vez que ha llegado el quinceavo pulso de entrada, el contador se encontrará en la cuenta máxima para 4 BITS, es decir 1111, al llegar el siguiente pulso, el contador volverá a la posición original de 0000, Esto supone un ciclo completo del contador y se conoce como el "reciclado" de la cuenta.
Este diseño de contador, es conocido como"Contador Asíncrono", debido a que los cambios de estado en los FF son asíncronos con respecto a la señal de reloj, es decir, no ocurren al mismo tiempo que cambia la señal de reloj. El único que obedece directamente a los cambios de la señal de reloj es el primer FF
Cambio del primer FF = Señal de reloj
Cambio del segundo FF = Primer FF + Señal de reloj
Cambio del tercer FF = Segundo FF +Primer FF + Señal de reloj
Cambio del cuarto FF = Tercer FF + Segundo FF + Primer FF + Señal de reloj.
Esta configuración nos permite observar que se produce un retraso en la propagación de la señal desde la entrada a la salida (Ya que existe un pequeño tiempo de retraso cuando un FF cambia de estado, el cuál explicaremos a detalle más adelante).
Este es el uno de los "defectos" de los contadores derizo, debido al retraso explicado anteriormente, este tipo de contadores tiene un límite en la frecuencia de reloj aplicada a su entrada, aunque los retrasos en los FF modernos son muy pequeños (entre los 10 y los 40 nano-segundos), si se aplica a la entrada una frecuencia muy alta, el contador no puede funcionar de manera correcta.


Contadores asíncronos integrados en un solo chip.

Los...