Controlador de DMA 8237
Páginas: 12 (2799 palabras)
Publicado: 30 de noviembre de 2015
Controlador de DMA 8237
Como ya hemos visto, la técnica de acceso directo a memoria permite liberar al procesador de tareas rutinarias en la atención a los dispositivos de entrada salida. Las llamamos tareas rutinarias porque no implican ninguna transformación directa de los datos. Este simple trasiego de datos entre los dispositivos y el sistema de memoria se delega en unos controladoresdedicados a realizar estas tareas. Estos controladores son "medianamente inteligentes" en relación con el procesador porque son capaces de solicitar y tomar el bus, seleccionar un dispositivo y trasladar desde él a memoria (o viceversa) un dato activando las señales de control adecuadas.
En un sistema basado en 8086 esta tarea la realiza el controlador de DMA 8237.
Este dispositivo permite alprocesador programar hasta 4 canales de acceso directo a memoria para que realicen simultáneamente sus tareas.
Se pueden realizar tres tipos de servicio:
Lectura: Se lee un conjunto de datos de memoria y se escriben en el dispositivo.
Escritura: Se leen un conjunto de datos del dispositivo y se escriben en memoria.
Cada transacción de uno de estos tipos se realiza en cuatro períodos de reloj o unciclo de bus. En la lectura, el dato se lee de memoria y directamente se activan las señales para que se escriba en el dispositivo (sin pasar por un almacenamiento intermedio). E igualmente ocurre con la escritura.
Memoria a memoria: Este es un movimiento de datos en memoria. Se realiza en dos ciclos de bus porque primero hay que leer el dato en un registro temporal del controlador y luegovolverlo a escribir en la nueva posición de memoria.
Una vez programado el controlador, los dispositivos solicitan el comienzo de la transacción y si más de un dispositivo activa su señal en el mismo instante el propio controlador posee la lógica necesaria para resolver el conflicto mediante prioridades, fijas o rotatorias.
El controlador es programable para realizar su tarea en diferentes modos:
1.transferencia simple
2. transferencia de bloque
3. transferencia por demanda.
En el primer modo, la transferencia se realiza transacción a transacción, dejando al menos un ciclo de bus entre cada una. En el segundo modo, el conjunto de transacciones se realiza en una sola toma de bus, y en el tercero es el dispositivo el que, con su señal de petición va solicitándole transacciones alcontrolador de dma.
Para aumentar el número de canales, varios controladores pueden colocarse en cascada encadenando la señal HOLD de un controlador con una entrada DREQ de otro más próximo al procesador.
Descripción del patillaje.
CLK: Entrada de reloj.
CS#: (Chip Select): El procesador debe activar esta entrada cuando desea escribir o leer datos del controlador. En este caso información de estado ocontrol.
RESET: La activación de esta entrada inicializa los registros de controlador.
READY: Esta entrada desde los dispositivos conectados al controlador hará que el éste alargue el ciclo de bus para acomodarse a la latencia de aquellos, cuando se lo soliciten.
HRQ: (Hold Request): La envía el controlador al procesador para solicitar el bus.
HLDA: (Hold Acknowledge): Procede del procesador y pormedio de esta señal éste le indica al controlador que le cede el bus.
DREQ0-3:(DMA request). La activa el dispositivo para solicitarle al controlador un servicio de dma. Para resolver conflictos de múltiples peticiones el propio controlador dispone de un mecanismo de arbitraje.
DACK0-3: (DMA acknowledge): Las activa el controlador para indicar al dispositivo que comienza un servicio DMA, una vezque este lo ha solicitado.
A0-3: Estando en marcha una transacción contienen los cuatro bits menos significativos de la dirección del dato. En un estado inactivo le sirven al procesador para direccionar los registros internos del controlador.
A4-7: Se activan durante un servicio y contienen el resto del byte menos significativo de la dirección.
DB0-7: Bus de datos. Está multiplexado con los bits...
Como ya hemos visto, la técnica de acceso directo a memoria permite liberar al procesador de tareas rutinarias en la atención a los dispositivos de entrada salida. Las llamamos tareas rutinarias porque no implican ninguna transformación directa de los datos. Este simple trasiego de datos entre los dispositivos y el sistema de memoria se delega en unos controladoresdedicados a realizar estas tareas. Estos controladores son "medianamente inteligentes" en relación con el procesador porque son capaces de solicitar y tomar el bus, seleccionar un dispositivo y trasladar desde él a memoria (o viceversa) un dato activando las señales de control adecuadas.
En un sistema basado en 8086 esta tarea la realiza el controlador de DMA 8237.
Este dispositivo permite alprocesador programar hasta 4 canales de acceso directo a memoria para que realicen simultáneamente sus tareas.
Se pueden realizar tres tipos de servicio:
Lectura: Se lee un conjunto de datos de memoria y se escriben en el dispositivo.
Escritura: Se leen un conjunto de datos del dispositivo y se escriben en memoria.
Cada transacción de uno de estos tipos se realiza en cuatro períodos de reloj o unciclo de bus. En la lectura, el dato se lee de memoria y directamente se activan las señales para que se escriba en el dispositivo (sin pasar por un almacenamiento intermedio). E igualmente ocurre con la escritura.
Memoria a memoria: Este es un movimiento de datos en memoria. Se realiza en dos ciclos de bus porque primero hay que leer el dato en un registro temporal del controlador y luegovolverlo a escribir en la nueva posición de memoria.
Una vez programado el controlador, los dispositivos solicitan el comienzo de la transacción y si más de un dispositivo activa su señal en el mismo instante el propio controlador posee la lógica necesaria para resolver el conflicto mediante prioridades, fijas o rotatorias.
El controlador es programable para realizar su tarea en diferentes modos:
1.transferencia simple
2. transferencia de bloque
3. transferencia por demanda.
En el primer modo, la transferencia se realiza transacción a transacción, dejando al menos un ciclo de bus entre cada una. En el segundo modo, el conjunto de transacciones se realiza en una sola toma de bus, y en el tercero es el dispositivo el que, con su señal de petición va solicitándole transacciones alcontrolador de dma.
Para aumentar el número de canales, varios controladores pueden colocarse en cascada encadenando la señal HOLD de un controlador con una entrada DREQ de otro más próximo al procesador.
Descripción del patillaje.
CLK: Entrada de reloj.
CS#: (Chip Select): El procesador debe activar esta entrada cuando desea escribir o leer datos del controlador. En este caso información de estado ocontrol.
RESET: La activación de esta entrada inicializa los registros de controlador.
READY: Esta entrada desde los dispositivos conectados al controlador hará que el éste alargue el ciclo de bus para acomodarse a la latencia de aquellos, cuando se lo soliciten.
HRQ: (Hold Request): La envía el controlador al procesador para solicitar el bus.
HLDA: (Hold Acknowledge): Procede del procesador y pormedio de esta señal éste le indica al controlador que le cede el bus.
DREQ0-3:(DMA request). La activa el dispositivo para solicitarle al controlador un servicio de dma. Para resolver conflictos de múltiples peticiones el propio controlador dispone de un mecanismo de arbitraje.
DACK0-3: (DMA acknowledge): Las activa el controlador para indicar al dispositivo que comienza un servicio DMA, una vezque este lo ha solicitado.
A0-3: Estando en marcha una transacción contienen los cuatro bits menos significativos de la dirección del dato. En un estado inactivo le sirven al procesador para direccionar los registros internos del controlador.
A4-7: Se activan durante un servicio y contienen el resto del byte menos significativo de la dirección.
DB0-7: Bus de datos. Está multiplexado con los bits...
Leer documento completo
Regístrate para leer el documento completo.