Conversion datos

Sistemas electrónicos
Conversión de datos

Bibliografía
• El material que se presenta en estas notas docentes se basa fundamentalmente en el texto de Hambley:
– Allan R. Hambley. Electrónica, 2ª edición. Prentice Hall, 2000

• EL conversor flash A/D de tres bits basado en codificador de prioridad puede estudiarse en el Horowitz/Hill (Hambley muestra el genérico de n bits) . La descripcióndel codificador de prioridad 74x148 puede consultarse en el texto de Wakerly
– John F. Wakerly. Diseño digital. Principios y prácticas, 3ª ed. Prentice Hall 2001
Javier Vázquez / IEEAC / UCLM Conversión de datos 2

Conversión A/D
• Necesidad de la conversión en sistemas mixtos
– Ej.- Procesador multiefectos de audio

• Fases de la conversión
– Muestreo, respetando el teorema de Shanon• Ej.- Voz telefónica, canales de 4 kHz cada abonado [300 ,3700] Hz y muestreo en la central de acceso a 8 kHz

– Cuantificación, proceso en el que se le asigna a la muestra analógica un nivel de amplitud escogido de entre 2n posibles, siendo n el # de bits por muestra
• Ej.- Voz telefónica. La señal ya muestreada se codifica con 8 bits por muestra ⇒ Transmisión a 64 kbps
Javier Vázquez / IEEAC/ UCLM Conversión de datos 3

Error de cuantificación
• Error de cuantificación: ±Δ/2 • Δ = M / 2n M: rango de tensiones aceptado a la entrada • En la gráfica, n = 3 • Ej.- Un ADC de 12 bits acepta señales entre 0 y 10 V. Determinar Δ
– Δ = M / 2n = 10 / 212 = 2.441 mV

Javier Vázquez / IEEAC / UCLM Conversión de datos

4

Conversión D/A
• Necesidad de la conversión en sistemas mixtosA/D
– Ej.- Procesador multiefectos de audio

• La señal convertida difiere de la original debido a:
– El error de cuantificación introducido por el ADC – La salida del DAC es constante entre dos instantes de muestreo. (Se suaviza con un FPB) – Está retrasada respecto a ella Aproximación escalonada de la señal original. El DAC asigna a cada código el valor central del intervalo Δcorrespondiente
Javier Vázquez / IEEAC / UCLM Conversión de datos 5

Conversor D/A
• La salida del DAC es: • Siendo
−1

vo = DVref
−2 −n

D = d1 2 + d 2 2 + L + d n 2

• Ej.- Palabra 1010 0001 ⇒ D = 0.6289 d1 = MSB dn = LSB

Javier Vázquez / IEEAC / UCLM Conversión de datos

6

DAC de resistencias ponderadas
Si dk = 1 (0), el bit (no) contribuye a la tensión entregada Si se desea vo > 0,debe ser Vref < 0
n −1 dn ⎞ d k +1 ⎛ d1 d 2 d 3 io = Vref ⎜ + + + L + n −1 ⎟ = Vref ∑ k 2 R⎠ ⎝ R 2R 4R k =0 2 R

n −1 d k +1 R vo = − R f io = − io = −Vref ∑ k +1 = − DVref 2 k =0 2

Se necesitan muy diferentes valores de R’s de precisión (tantas como bits tenga el conversor) . Su integración en un IC es difícil sin sacrificar la precisión, con lo que en la práctica este conversor no es de másde 4 bits
Javier Vázquez / IEEAC / UCLM Conversión de datos 7

DAC de topología R-2R: red en escalera
• Emplea una red en escalera R-2R, y la corriente se divide por igual en cada nodo

Javier Vázquez / IEEAC / UCLM Conversión de datos

8

DAC de n bits basado en red R-2R

io

io = d 1

I ref 2

+ d2

I ref 4

+ K + dn

I ref 2n

d k Vref = I ref ∑ k = R k =1 2
ndk ∑ 2k k =1

n

v o = −io R = −Vref D
Javier Vázquez / IEEAC / UCLM Conversión de datos 9

Ventajas y limitaciones del DAC R-2R
• Ventajas
– Sólo necesita dos tipos de resistencias independientemente de n (# de bits del DAC). Cuando la estructura se integra, el apareamiento térmico es mejor que con la red de resistencias ponderadas y la precisión de las resistencias es del ±0.01% – Larelación de resistencias que se necesita en una red R-2R (relación 2 a 1) es mucho menor que las relaciones necesarias en una red de resistencias ponderadas (2 a 1, 4 a 1, 8 a 1, ...) ⇒ la red R-2R consume menos área del chip

• Limitaciones
– Se necesitan dos resistencias por bit, frente a una resistencia por bit en el caso de la red de resistencias ponderadas
Javier Vázquez / IEEAC / UCLM...