DAC_cs

PRÁCTICA 8:
DISEÑO EN VHDL DE UN
MODULADOR BPSK

POP Tecn. Electrónicas y Comun.
SISTEMAS DE COMUNICACIONES
DIGITALES

Práctica 8. Diseño en VHDL de un modulador BPSK
8.1. Objetivos
Diseñar un sistema de modulación por desplazamiento de fase binaria (BPSK)
mediante VHDL e implementarlo en una FPGA. Aprender a llevar a cabo la
comunicación con periféricos, en este caso el DAC LTC 2624.8.2. Conversor digital a analógico LTC 2624
La tarjeta de desarrollo Spartan-3A/3AN Starter Kit Board dispone de un
convertidor digital a analógico (DAC, Digital-to-Analog Converter) serie de
cuatro canales y compatible con el bus SPI (Serial Peripheral Interface). Las cuatro
salidas del DAC son accesibles en el conector J21, el cual se encuentra, junto con
el DAC, justo al lado delconector RJ-45 de la tarjeta, tal como se puede observar
en la figura.

Figura 8.1. Ubicación del DAC LTC 2624 y del conector J21 en la tarjeta de desarrollo

El SPI es un bus síncrono full-duplex orientado a carácter que utiliza únicamente
cinco líneas de comunicación. En la figura se muestra la conexión de la FPGA
con la interfaz del bus SPI y la de ésta a su vez con el DAC.

Figura 8.2.Esquema de conexiones del convertidor digital-analógico

1/13

PRÁCTICA 8:
DISEÑO EN VHDL DE UN
MODULADOR BPSK

POP Tecn. Electrónicas y Comun.
SISTEMAS DE COMUNICACIONES
DIGITALES

En la siguiente tabla se muestran las líneas de comunicación utilizadas por el
bus SPI, donde la FPGA actúa como dispositivo maestro (master) de la
comunicación y el DAC actúa como esclavo (slave). Lasseñales SPI_MOSI,
SPI_SCK y DAC_OUT están compartidas con otros dispositivos en la tarjeta,
por lo que debe hacerse uso de la señal DAC_CS para indicar que la
comunicación que desea establecerse es con el DAC. La señal DAC_CLR es
activa a baja y permite inicializar a cero la entrada del DAC.

Tabla 8.1. Señales de interfaz del DAC

El protocolo de comunicación del bus SPI es el que se muestra enla figura
siguiente, donde se observa que una vez se activa la señal DAC_CS a baja, a
cada flanco de subida de la señal SPI_SCK, el dato enviado por la línea
SPI_MOSI es cargado en la memoria de entrada del dispositivo, en este caso el
DAC. Asimismo, la línea DAC_OUT devuelve los datos cargados en su
memoria durante la comunicación previa. Estos datos enviados desde el DAC
pueden ignorarseen la mayoría de las aplicaciones, pero sirven como
mecanismo de control para comprobar que la comunicación se está llevando a
cabo de manera correcta.

Figura 8.3. Protocolo de comunicación del bus SPI

En la figura 8.4 se muestra la estructura de datos que debe presentar la línea
SPI_MOSI para el caso de trabajar con el DAC LTC2624. Podemos observar que
los primeros cuatro bits de datosson indiferentes (don’t care), al igual que los
ocho últimos. Téngase en cuenta, sin embargo, que según la figura precedente,
los bits son enviados en orden descendente, desde el más significativo hasta el
menos significativo, por lo que los primeros bits en ser enviados serían los ocho
bits don’t care (desde el bit 31 hasta el 24). Los bits 23 a 20 contienen el comando
que generalmente serála palabra c3c2c1c0 = “0011”, para indicar que la salida del
DAC se actualice inmediatamente con la palabra recibida. Los bits 19 a 16
contienen la dirección del canal a utilizar tal como se indica en la tabla incluida
en la figura, mientras que los bits 15 a 4 contienen la palabra de datos a cargar
2/13

PRÁCTICA 8:
DISEÑO EN VHDL DE UN
MODULADOR BPSK

POP Tecn. Electrónicas y Comun.SISTEMAS DE COMUNICACIONES
DIGITALES

en el DAC desde el bit más significativo al menos significativo. El valor de
salida del DAC seleccionado por la dirección (ADDRESS) vendrá dado por la
siguiente expresión en función de la palabra de datos (DATA):

VOUT 

DATA[11 : 0]
VREF
4.096

Por tanto, el DAC sólo trabaja con valores positivos (enteros sin signo),
característica que hemos...