DEBER

Nombre: Chrystian Viteri
Codigo:452
1. Describa los cinco tipos de unidades de diseño en VHDL.
Entidad, Arquitectura, Declaración de paquete, Cuerpo del paquete, Configuración
La arquitectura es unadescripción de cómo el circuito debe comportarse el circuito o
comandos (función)
Paquetes
Como se comentó al principio, un paquete consta de un conjunto de subprogramas,
constantes, declaraciones,etc., con la intención de implementar algún servicio. Así se pueden
hacer visibles las interfaces de los subprogramas y ocultar su descripción.
Definición de paquetes
Los paquetes se separan en doszonas: declaraciones y cuerpo, aunque esta última puede ser
eliminada si no se definen funciones y/o procedimientos.

2. Determine cuáles son las unidades de diseño necesarias para realizar un programaen
VHDL.
Entidad, Arquitectura, Declaración de paquete, Cuerpo del paquete, Configuración

3. Mencione las unidades de diseño primarias y secundarias
Primarias

Secundarias

Entidad

ArquitecturaDeclaración de paquete

Cuerpo del paquete

Configuración
4. Describa el significado de una entidad y cuál es su palabra reservada.
La entidad sirve para definir las entradas y salidas que tendrá undeterminado circuito. Para
definir una entidad se realizará mediante la palabra reservada ENTITY.

5. En la siguiente declaración de entidad indique:
entity selección is port (
x: in BIT_vector(0 to 3);
f:out BIT);
end selección;

a) El nombre de la entidad: selección
b) Los puertos de entrada:x vector de 0 a 3
c) Los puertos de salida:f
d) El tipo de dato:array

6. Indique que identificadores estánescritos en forma correcta.

7. Declare las entidades para cada uno de los siguientes circuitos.

entity sum is
port (A, B, Cin: in bit;
SUMA, Cout: out bit);
end sum;

Entity DEMO is
port( A,B: inbit;
F: out bit);
end DEMO;

entity promedio is
port (
A,B: in bit_vector (2 downto 0);
Cin: in bit;

Cout: out bit;
SUMA: out bit_vector(2 downto 0);
);
end promedio;

entity circuito is
port (
a, b:...