Decodificador de siete segmentos binario a hexadecimal

 Diseño Digital
Tarea 5. Algebra de Boole, Diseño Combinacional Display 7 segmentos y Mapas de Karnaugh
Nombre del Alumno: Alberto Cota Aceves

1.- a) Realiza el diseño de un circuito Combinacional que realice la conversión de un número binario de 4 bits (w,x,y,z) a un formato que permita ver el equivalente hexadecimal del número binario en undisplay de 7 segmentos, como el mostrado en la Figura 1. Por ejemplo si el número binario es 01012 = 510 se debe ver en el display lo que muestra la Figura 2. Para los números de entrada binarios del 1010 al 1510 usa las letras A,b,C,d,E y F respectivamente (Figura 3):


Figura 1 Figura 2Figura 3

El circuito que vas a diseñar debe permitir ver todos los números del 00002 al 11112 en formato hexadecimal en el display de 7 segmentos.


b) Prueba el diseño realizado en el inciso a) implementándolo en la tarjeta Basys2: como entradas usarás 4 switches de la tarjeta, las salidas las debes mandar a los LEDs: a,b,c,d,e,f,g de los segmentos del display. Para que los LEDspuedan prender en el digito que tú quieras debes mandar activar el transistor correspondiente a cada digito. Para activar cada transistor agrega a tu diseño 4 salidas ([3:0]T). En el código de tu diseño asígnale un valor a la salid T para activar el transistor del display donde quieres ver el resultado. Por ejemplo para ver los resultados en el display de más a la izquierda:
assign T = ‘b0111;La siguiente figura muestra el sistemas que vas implementar en la Basys2. Te sirve de base para que crees el archivo de “Implementation Constraints File (UCF).



Durante el desarrolla tu diseño sigue y reporta los siguientes puntos:

i. Dibuja la Caja Negra del codificador de binario a 7 segmentos (debe tener 4 entradas (w,x,y,z) para introducir un numero binario, 7 salidas de lossegmentos a,b,c,d,e,f,g, y 4 salidas para los transistores de los dígitos del display T[3],T[2],T[1],T[0].







ii. Reporta una tabla de los valores de las salidas a,b,c,d,e,f,g para cada una de las combinaciones de las entradas (w,x,y,z)

iii. Reporta un mapa de Karnaugh para cada una de las salidas a,b,c,d,e,f,g. y encuentra las ecuaciones reducidas usando Mapas de Karnaugh.

El mapade Karnaugh para 4 variables se muestra a continuación:
a(wxyz)=

~w~x
~wx
wx
w~x
~y~z




~yz
1
1
1

yz



1
y~z




a(wxyz)= (~w~x~yz)+(~wx~y~z)+(wx~yz)+(w~xyz)
b(wxyz)=

~w~x
~wx
wx
w~x
~y~z


1

~yz

1


yz


1
1
y~z

1
1

b(wxyz)=(~wx~yz)+(wyz)+(xy~z)+(wx~z)
c(wxyz)=

~w~x
~wx
wx
w~x
~y~z


1

~yz




yz1

y~z
1

1

c(wxyz)=(~w~xy~z)+(wx~y~z)+(wxy)
d(wxyz)=

~w~x
~wx
wx
w~x
~y~z

1


~yz
1


1
yz

1
1

y~z



1
d(wxyz)=(xyz)+(~x~yz)+(w~xy~z)+(~wx~y~z)
e(wxyz)=

~w~x
~wx
wx
w~x
~y~z

1


~yz
1
1

1
yz
1
1


y~z




e(wxyz)=(~wz)+(~x~yz)+(~wx~y)





f(wxyz)=

~w~x
~wx
wx
w~x
~y~z




~yz
1

1yz
1
1


y~z
1



f(wxyz)=(~w~xz)+(~w~xy)+(~wyz)+(wx~yz)

g(wxyz)=

~w~x
~wx
wx
w~x
~y~z
1

1

~yz
1



yz

1


y~z




g(wxyz)=(~w~x~y)+(~wxyz)+(wx~y~z)

iv. Reporta el código Verilog del circuito decodificador completo
module Display_Bin_Hex(
input w,
input x,
input y,
input z,
output a,
output b,
output c,output d,
output e,
output f,
output g,
output [3:0] t
);

assign a = (~w&~x&~y&z) | (~w&x&~y&~z) | (w&x&~y&z) | (w&~x&y&z);
assign b = (~w&x&~y&z) | (w&y&z) | (x&y&~z) | (w&x&~z);
assign c=(~w&~x&y&~z) | (w&x&~y&~z) | (y&w&x);
assign d= (x&y&z) | (~x&~y&z) | (w&~x&y&~z) | (~w&x&~y&~z);
assign e=(~w&z) | (~x&~y&z) | (~w&x&~y);
assign f=(~w&~x&z) | (~w&~x&y) |...