detector de secuencia
9.1 Máquinas de Estados Finitos
9.2 Mealy y Moore
9.3 Implementación en Verilog
9: Secuenciales
1
Abstracción
Dividir circuito en lógica combinacional yestado (state)
Localizar los enlaces de feedback (loops)
Implementación de elementos de almacenamiento (storage
elements) nos da diferentes formas de lógica secuencial
InputsCombinational
Logic
State Inputs
Outputs
State Outputs
Storage Elements
9: Secuenciales
2
Formas de lógica secuencial
Asincrónica – estados cambian cuandos los inputs
cambian(elemento de almacenamiento pueden ser
simples alambres of retardos)
Sincrónica – cambios de estados ocurren en todos los
elementos de almacenamiento al mismo tiempo (de
acuerdo a una senalperiódica – el reloj o clock)
Clock
9: Secuenciales
3
Elementos de almacenamiento:
latches y flip-flops
D Q
CLK
positive
edge-triggered
flip-flop
D
CLK
Qedge
D Q
G
QlatchCLK
transparent
(level-sensitive)
latch
comportamiento no es el mismo si es que los inputs
cambian cuando el clock esta alto
9: Secuenciales
4
Flip Flop JK
Diagrama de estados
Tabla transiciones
Ecuacion caraterística
9: Secuenciales
5
Flip Flop JK
Tabla Característica
Tabla de Excitaciones
9: Secuenciales
6
Flip Flop T
9: Secuenciales7
Flip Flop D
9: Secuenciales
8
Representaciones de máquinas de
estados finitos (finite state machines)
Estados: determinado por posibles valores en
elementos de almacenamiento
Transiciones: cambios de estado
Reloj (clock): controla cuando los estados pueden
cambiar al controlar elementos de almacenamiento
Lógica secuencial
secuencia a través unaserie de estados
basado en secuencia de valores de señales de input
(x)
010
001
x=0
x=1
100
111
x=0
x=1
110
9: Secuenciales
9
Diagrama de máquina de estados finitos...
Regístrate para leer el documento completo.