Diapositiva

1) BIESTABLE R-S ASINCRONO CON PUERTAS NAND

S | R | Qn+1 |
0 | 0 | Qn |
0 | 1 | 0 |
1 | 0 | 1 |
1 | 1 | NO PERMITIDO |

El funcionamiento es análogo al del circuito anterior salvo que aquí el estado no permitido S = R = 0 (o lo que es lo mismo S = R = 1) da como salida: Q = Q = 1.
Esta combinación de entrada no se debe meter, ya que podría dar lugar dar lugar a uncomportamiento indeseado del circuito al que estuviera conectado al biestable.

2) BIESTABLE R-S SINCRONO DOTADO DE ENTRADAS ASINCRONAS PRESET Y CLEAR INDEPENDIENTES DEL RELOJ Y ACTIVAS POR NIVEL ALTO.

S | R | Preset | Clear | Ck | Qn+1 |
x | x | 0 | 1 | x | 0 |
x | x | 1 | 0 | x | 1 |
x | x | 1 | 1 | x | No permitido |
x | x | 0 | 0 | | Qn |
0 | 0 | 0 | 0 | | Qn |
0 | 1 | 0 | 0 | |0 |
1 | 0 | 0 | 0 | | 1 |
1 | 1 | 0 | 0 | | No Permitido |

3) DE LOS MANUALES TECNICOS OBTENER LOS IC TTL Y CMOS; QUE REALIZAN LA FUNCION DE MATCH Y FLIP FLOPS, ANALICE SU TABLA DE VERDAD Y FUNCIONAMIENTO.

Los diagramas de los flip- flops y los Latch’s se encuentran en los manuales técnicos ICTTL y CMOS. Mencionaré sus respectivas tablas de verdad, además de su funcionamiento.FLIP-FLOPS, MASTER-SLAVE(M-S) Tipos
Dual J-K
ECG7473
/CLR | CLK | J | K | | Salida Q | Salida /Q |
0 (L) Bajo | X | X | X | | 0 (L) Bajo | 1 (H) Alto |
1 (H) Alto | ,-,(pulso de reloj) | 0 (L) Bajo | 0 (L) Bajo | | Q | /Q |
1 (H) Alto | ,-,(pulso de reloj) | 1 (H) Alto | 0 (L) Bajo | | 1 (H) Alto | 0 (L) Bajo |
1 (H) Alto | ,-,(pulso de reloj) | 0 (L) Bajo | 1 (H) Alto | | 0 (L)Bajo | 1 (H) Alto |
1 (H) Alto | ,-,(pulso de reloj) | 1 (H) Alto | 1 (H) Alto | | Indefinido | Indefinido |
/PRE | /CLR | CLK | J | K | Salida Q | Salida /Q |
0 | 1 | 0 | X | X | 1 (H) Alto | 0 (L) Bajo |
1 | 0 | 0 | X | X | 0 (L) Bajo | 1 (H) Alto |
0 | 0 | X | X | X | 0! (L) Bajo | 0! (L) Bajo |
1 | 1 |  !(flanco subida) | 0 | 0 | Q0 | Q0 |
1 | 1 |  !(flanco subida) | 1 | 0 | 1 (H)Alto | 0 (L) Bajo |
1 | 1 |  !(flanco subida) | 0 | 1 | 0 (L) Bajo | 1 (H) Alto |
1 | 1 |  !(flanco subida) | 1 | 1 | Indefinido | Indefinido |
1 | 1 | 0 | X | X | Q0(estado anterior) | Q0(estado anterior) |
pin | conexión | descripción |
1 | 1CLK | Entrada de Reloj del 1º Biestable |
2 | 1/CLR | Entrada Clear (invertida) del 1º Biestable |
3 | 1K | Entrada K del 1º Biestable |
4 |+Vcc | Alimentación |
5 | 2CLK | Entrada de Reloj del 2º Biestable |
6 | 2/CLR | Entrada Clear (invertida) del 2º Biestable |
7 | 2J | Entrada J del 2º Biestable |
8 | 2/Q | Salida Q (invertida) del 2º Biestable |
9 | 2Q | Salida Q del 2º Biestable |
10 | 2K | Entrada K del 2º Biestable |
11 | GND | Alimentación |
12 | 1Q | Salida Q del 1º Biestable |
13 | 1/Q | Salida Q(invertida) del 1º Biestable |
14 | 1J | Entrada J del 1º Biestable |
pin | conexión | descripción |
1 | NC | No Conectado |
2 | /CLR | Entrada Clear (invertido) |
3 | J1 | Entrada J1 del AND |
4 | J2 | Entrada J2 del AND |
5 | /J | Entrada /J (invertida) del AND |
6 | /Q | Salida Q invertida |
7 | GND | Alimentación Masa |
8 | Q | Salida Q |
9 | /K | Entrada /K (invertida) del AND|
10 | K1 | Entrada K1 del AND |
11 | K2 | Entrada K2 del AND |
12 | CLK | Entrada del Reloj |
13 | /PRE | Entrada de Preset (invertida) |
14 | +Vcc | Alimentación |

/PRE | /CLR | CLK | J | K | | Salida Q | Salida /Q |
0 (L) Bajo | 1 (H) Alto | X | X | X | | 1 (H) Alto | 0 (L) Bajo |
1 (H) Alto | 0 (L) Bajo | X | X | X | | 0 (L) Bajo | 1 (H) Alto |
0 (L) Bajo | 0 (L) Bajo |X | X | X | | 1¡ (H) Alto (flanco de subida) | 1¡ (H) Alto (flanco de subida) |
1 (H) Alto | 1 (H) Alto | ,-,(pulso de reloj) | 0 (L) Bajo | 0 (L) Bajo | | Q (estado anterior) | /Q (estado anterior) |
1 (H) Alto | 1 (H) Alto | ,-,(pulso de reloj) | 1 (H) Alto | 0 (L) Bajo | | 1 (H) Alto | 0 (L) Bajo |
1 (H) Alto | 1 (H) Alto | ,-,(pulso de reloj) | 0 (L) Bajo | 1 (H) Alto | | 0 (L)...