Digital

Evaluación de sumadores binarios de acarreo propagado (CPA)
y de acarreo adelantado (CLA).

Natalia Barragán A.
Diana carolina Meneses
Hector F. Castañeda

1.
INTRODUCCION
En estelaboratorio se realizaron los diagramas y simulaciones de un sumador, uno de acarreo propagado, y otro de acarreo adelantado con 4 bits y 16 bits cada uno. Se analizaron y compararon los tiempos deretardo entre el sumador de acarreo propagado y el sumador de acarreo adelantado.

CONCEPTOS PREVIOS

Retardo en los circuitos.
Este término se usa para la determinación de la velocidad o máximafrecuencia de un sistema digital (tiempo de respuesta).

Factores de retardo
* Retardo de propagación.
Causado por las capacitancias y las limitaciones físicas de los dispositivos usados.
*Fan-out y retardos de red.
La capacitancia asociada con el número de cargas conectadas a una compuerta.

Retardo como resultado de la topología del circuito.
Cuando hay dos circuitos que realicen unamisma función, la velocidad de respuesta puede variar significativamente.

Sumador de acarreo propagado (CPA).
Un sumador de acarreo propagado es aquel que depende del acarreo generado por la sumade los bits. Por lo tanto la suma de los bits más significativos, solo se puede obtener después de que la señal de acarreo se ha propagado desde el sumador de la etapa menos significativa a la etapamás significativa.

Sumador de acarreo adelantado.
El sumador de acarreo calcula anticipadamente las señales de acarreo con base en las entradas. Para realizar este sumador se divide en dos módulos:a) El sumador total parcial (PFA).
b) La lógica del acarreo adelantado, la cual genera los bits de acarreo de
Salida.

RESULTADOS DIAGRAMAS ELECTRICOS Y SIMULACIONES.

a) ¿Cuál es elpeor caso de retardo del acarreo de salida del circuito del
Sumador completo (FA)?
R/ El peor caso de retardo del acarreo de salida en el Full-Adder es de 9.6 ns. (Anexo 1)

b) Considere el...