digitales
Páginas: 2 (463 palabras)
Publicado: 19 de noviembre de 2013
FACULTAD DE INFORMÁTICA Y ELECTRÓNICA
ESCUELA DE INGENIERÍA ELECTRÓNICA
TELECOMUNICACIONES Y REDES
INFORME DE LABORATORIO DE SISTEMAS DIGITALES
GUIA No. : 7
CURSO:CUARTO “A”
TEMA: DISENAR UN CONTADOR DE 0 AL 9 CON FLIP/FLOP DE TIPO JK.
INTEGRANTES DEL GRUPO:
Fabián Machado 325
Juan Duy 339
PERIODO: Septiembre 2013 – Febrero 2014OBJETIVOS:
Conocer el funcionamiento interno de los flip/flop
Definición de variables – Tabla de verdad – Diagrama de conexiones.
Implementar el sistema y confirmar los resultados de las salidas.MATERIAL QUE VAMOS A USAR:
Compuertas lógicas AND – OR – NOT
Diodos led
Resistencias
Flip/flop tipo jk
EQUIPOS:
Fuente de voltaje
Multímetro
MARCO TEÓRICO
FLIP FLOP JK:
Un flip-flop JKes muy similar al visto anteriormente pero mucho más complejo que éste, y existen Circuitos integrados que ya lo traen incorporado así que por cuestiones de sencillez y para no complicarte demasiadoutilizaré su representación simbólica.
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salidacambiará de estado. Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar también como un flip-flop T para conseguir la acción depermutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.
Estructura del Flip-Flop J-K
A la derecha setiene una versión simplificada del versátil flip-flop J-K. Nótese que las salidas se retroalimentan para habilitar las puertas NAND. Esto es lo que le proporciona la acción de permutación cuandoJ=K=1.
Transferencia de Datos, Flip-Flop J-K
En la transferencia de datos síncrona entre dos flip-flops J-K, una señal de transferencia en la entrada del clock causa que el estado de...
FACULTAD DE INFORMÁTICA Y ELECTRÓNICA
ESCUELA DE INGENIERÍA ELECTRÓNICA
TELECOMUNICACIONES Y REDES
INFORME DE LABORATORIO DE SISTEMAS DIGITALES
GUIA No. : 7
CURSO:CUARTO “A”
TEMA: DISENAR UN CONTADOR DE 0 AL 9 CON FLIP/FLOP DE TIPO JK.
INTEGRANTES DEL GRUPO:
Fabián Machado 325
Juan Duy 339
PERIODO: Septiembre 2013 – Febrero 2014OBJETIVOS:
Conocer el funcionamiento interno de los flip/flop
Definición de variables – Tabla de verdad – Diagrama de conexiones.
Implementar el sistema y confirmar los resultados de las salidas.MATERIAL QUE VAMOS A USAR:
Compuertas lógicas AND – OR – NOT
Diodos led
Resistencias
Flip/flop tipo jk
EQUIPOS:
Fuente de voltaje
Multímetro
MARCO TEÓRICO
FLIP FLOP JK:
Un flip-flop JKes muy similar al visto anteriormente pero mucho más complejo que éste, y existen Circuitos integrados que ya lo traen incorporado así que por cuestiones de sencillez y para no complicarte demasiadoutilizaré su representación simbólica.
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salidacambiará de estado. Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar también como un flip-flop T para conseguir la acción depermutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.
Estructura del Flip-Flop J-K
A la derecha setiene una versión simplificada del versátil flip-flop J-K. Nótese que las salidas se retroalimentan para habilitar las puertas NAND. Esto es lo que le proporciona la acción de permutación cuandoJ=K=1.
Transferencia de Datos, Flip-Flop J-K
En la transferencia de datos síncrona entre dos flip-flops J-K, una señal de transferencia en la entrada del clock causa que el estado de...
Leer documento completo
Regístrate para leer el documento completo.