Diseño digital vhdl

INSTITUTO TECNOLÓGICO SUPERIOR
DE MOTUL
DISEÑO DIGITAL CON VHDL
ASESOR:
L.C.C JESÚS EPIFANIO BOTE MAY
ALUMNO:
BALAM AVILA JOSE DANIEL

INGENIERÍA ELECTRÓNICA V-A20/08/2012

DISEÑO DIGITAL CON VHDL
Lenguaje VHDL
Este lenguaje viene de VHSIC (Very High Speed Integrated Circuit) Hardware Description Language.VHDL es un lenguaje de descripción ymodelado diseñado para describir (en una forma que los humanos y las maquinas puedan leer y entender) la funcionalidad y la organización de sistemas hardware digitales, placas de circuitos, y componentes.VHDL fue desarrollado como un lenguaje para el modelado y simulación lógica dirigida por eventos de sistemas digitales, actualmente se utiliza también para la síntesis automática de circuitos. ElVHDL fue desarrollado de forma muy parecida al ADA debido a que el ADA fue también propuesto como un lenguaje puro pero que tuviera estructuras y elementos sintácticos que permitieran la programación decualquier sistema hardware sin limitación de la arquitectura. El ADA tenía una orientación hacia sistemas en tiempo real y al hardware en general, por lo que se lo escogió como modelo para desarrollarel VHDL. VHDL es un lenguaje con una sintaxis amplia y flexible que permite el modelado estructural, en flujo de datos y de comportamiento hardware. VHDL permite el modelado preciso, en distintosestilos, del comportamiento de un sistema digital conocido y el desarrollo de modelos de simulación.
Uno de los objetivos del lenguaje VHDL es el modelado. Modelado es el desarrollo de un modelo parasimulación de un circuito o sistema previamente implementado cuyo comportamiento, por tanto, se conoce. El objetivo del modelado es la simulación.
Otro de los usos de este lenguaje es la síntesisautomática de circuitos. En el proceso de síntesis, se parte de una especificación de entrada con un determinado nivel de abstracción, y se llega a una implementación más detallada, menos abstracta....