Diseño, Implementación, Simulación Y Validación De Un Circuito En Lógica Combinacional

PRIMERA ACTIVIDAD EVALUABLE

1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES

2: Título de la Actividad:

Diseño, Implementación, Simulación y Validación de un Circuito en Lógica Combinacional


3: Datos personales:

- Nombre y Apellidos: Francisco Javier Lozano Pardo
- DNI: 74242544 Q
- Nº de matrícula: 283277
- Centro asociado:ELCHE

4: Código de la actividad que le ha correspondido realizar: A-E-1-044


5: Enunciado.


|Enunciado A-E-1-044 |
|Disponemos de tres señales P2, P1 y P0 con las que queremos controlar el funcionamiento de una Unidad Aritmético Lógica, pero la ||programación de la ALU no depende directamente de estas señales sino de la prioridad de estas señales. Así el criterio de prioridad de las|
|señales es P0>P1>P2 y las operaciones de las palabras de 4 bits que debe realizar la ALU son las siguientes: |
|a) Si la prioridad es de la señal P2 la operación que debe realizar es la operación aritmética sin acarreo A PLUS AB.|
|b) Si la prioridad es de la señal P1 entonces debe realizar la operación lógica A ( B. |
|c) Si la prioridad es de P0 debe hacer la operación aritmética con arrastre [pic]. |
|d) Por último, si las señales son todas cero y ninguna es prioritaria entonces la ALU debeponerse a 0. |
|Diseñe el circuito del codificador y úselo para controlar las operaciones de la ALU que se han especificado. |


SOLUCIÓN:


6: Diseñe los distintos bloque funcionales y explique los pasos seguidos en cada bloque.

Para este circuito, lo primero que tenemos que diseñar es el circuito de prioridad sobre lasseñales que disponemos, que son, P2,P1,P0 y de las cuales tendremos que sacar su tabla teórica, según la prioridad requerida en el ejercicio, que es P0>P1>P2.

Al realizar la tabla teórica solo utilice dos salidas (2bits) de las cuatro salidas (4bits) posibles ya que con estos dos estados de salida se pueden perfectamente dar las señales a las 4 entradas que requiere la ALU. Las salidas en latabla teórica les puse E1 Y E2 (´´E´´ de exit) para no confundirlo después con las entradas de la ALU que son S3, S2, S1, S0.

En la tabla teórica disponemos de los cuatro estados posibles para 2 bits, los cuales son P0 = 11, P1 = 10, P2 = 01 y para cuando no queremos que ninguno de los tres estados este en alta tenemos 00 (alta=1 y baja = 0).

También asignamos en la tabla teóricalas operaciones que debe realizar la ALU SN74181 según el estado en que se encuentre, para P0 = 11 debe realizar la operación aritmética [pic], para P1 = 10 debe realizar la operación lógica A ( B, para P2 = 01 debe realizar la operación aritmética A PLUS AB y para 00 debe realizar la operación aritmética Cero.



















*El símbolo de guion muestra que la señal deentrada es indiferente respecto a la señal de salida, es válido tanto 1 como 0.

|P0 |P1 |P2 |E1 |E2 |
| 0 |0 |1 |0 |1 |
|0 |1 |0 |1 |0 |
|0 |1 |1 |1 |0 |
|1 |0 |0 |1 |1 |
|1 |0 |1 |1 |1 |
|1 |1 |0 |1 |1 |
|1 |1 |1 |1 |1 |





P1/P2 |00 |01 |11|10 | |P0 | | | | | | 0 |0 |0 |1 |1 | | 1 |1 |1 |1 |1 | |





Por simple inspección de la tabla teórica sus funciones serian:

f. E1 = P0 + P1

f. E2 = P0 + (P1P2)

En el segundo bloque se realizó un circuito codificador para las 4 entradas correspondientes a la ALU SN74181 partiendo de las salidas del circuito de prioridad, realizamos la tabla de la ALU con sus...