Diseño_informe2

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
Universidad del Perú, DECANA DE AMERICA
FACULTAD DE INGIENERIA ELECTRICA Y ELECTRONICA



CURSO: Laboratorio de diseño digital.
TEMA: ESTILO ALGORÍTMICOPARA EL DISEÑO E IMPLEMENTACIÓN DE CIRCUITOS COMBINACIONALES Y SECUENCIALES.
PROFESOR: Granados.
TIPO DE INFORME: Segundo informe.
NOMBRE: Ramos Acosta Juan Gian Paul.
CODIGO: 12190110
FECHA:Miércoles 27 de Octubre del 2015.

Problemas:
1. Implemente un contador con ENABLE y CLEAR que cuente de 0 a 5.
Código:

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USEIEEE.STD_LOGIC_ARITH.ALL;

ENTITY CONTADOR_0_5 IS
PORT(CLK: IN STD_LOGIC;
Q: BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0);
ENA,CLR: IN STD_LOGIC);
END CONTADOR_0_5;

ARCHITECTURE SOLUCION OF CONTADOR_0_5 ISBEGIN
PROCESS(CLR,CLK)
BEGIN
IF CLR='1' THEN
Q<="000";
ELSIF CLK='1' AND CLK'EVENT THEN
IF ENA='1' THEN
Q<=Q+1;
END IF;
IF Q=5 THEN
Q<="000";
END IF;
END IF;
ENDPROCESS;
END SOLUCION;
Simulación:



2. Implemente un contador con ENABLE y CLEAR que cuente de 4,7,0,1,5, 4,7,0,1,5,…….

Código:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;

ENTITY CONTADOR IS
PORT(CLK: IN STD_LOGIC;
Q: OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
ENA,CLR: IN STD_LOGIC);
END CONTADOR;

ARCHITECTURE SOLUCION OF CONTADOR IS
SIGNALCONT: STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
--CONTADOR DE 0 A 4
PROCESS(CLR,CLK)
BEGIN
IF CLR='1' THEN
CONT<="000";
ELSIF CLK='1' AND CLK'EVENT THEN
IF ENA='1' THEN
CONT<=CONT+1;
ENDIF;
IF CONT=4 THEN
CONT<="000";
END IF;
END IF;
END PROCESS;
--ASIGNANDO LOS VALORES DE SALIDA
Q<="100" WHEN CONT="000" ELSE
"111" WHEN CONT="001" ELSE
"000" WHEN CONT="010" ELSE"001" WHEN CONT="011" ELSE "101";

END SOLUCION;

Simulación:




3. Implemente un divisor de frecuencia programable:
Selector Fo
00  Fi / 2
01  Fi / 4
10...