Diseño e Implementacion En Vhdl

PRACTICA No.1

SNEIDER OÑATE

VII SEMESTRE ING. ELECTRONICA

ING. FERNANDO BURBANO MICROELECTRONICA

COORPORACION UNIVERSITARIA AUTONOMA DEL CAUCA POPAYAN ABRIL, 21 DE 2011

INTRODUCCION

Este documento se refiere a la importancia de conocer los métodos de diseño en vhdl, la necesidad de utilizar correctamente el simulador, y de interpretar los datos generados después de lacompilación. Después de realizar diseños diferentes del mismo sistema, se realiza una comparación de los datos mas relevantes generados por el “simulator report”.

OBJETIVOS • • Conocer y diferenciar los métodos existentes para implementar un sistema en vhdl. Realizar los diseños, enfocados en su arquitectura hardware, tales como circuitos secuenciales, combinacionales, entre otros. Aprender ainterpretar los datos generados por el compilador, como lo son: retardos, elementos lógicos, entre otros. Al finalizar la práctica, se pretende identificar de una forma rápida y eficaz la manera a implementar el diseño. Realizar una excelente simulación, manejando e interpretando los datos obtenidos, así mediante este método obtener un resultado funcional de el diseño en ejecución.

•

•

•

MARCOTEORICO
Circuito secuencial: Son aquellos cuyas salidas dependen no sólo de sus entradas actuales, sino también de sus entradas anteriores.[1] Circuito secuencial: Son aquellos cuyas salidas sólo dependen de las entradas actuales.[1]

Multiplexor:
Es un circuito combinacional al que entran varios canales de datos, y sólo uno de ellos, el que hayamos seleccionado, es el que aparece por lasalida. Es decir, que es un circuito que nos permite SELECCIONAR que datos pasan a través de dicho componente. [3]

Figura No.1, Multiplexor de 4 canales de entrada, de 2 bits. fig. Tomada de [3]

Demultiplexor:
Es un circuito combinacional que realiza la función inversa de un multiplexor, es decir, expande un circuito de una sola señal de entrada a varias señales de salida: 2n. La información seredirige a una sola salida. La selección de la salida específica es controlada por la combinación de bits de n líneas de selección o control. [2].

Decodificador:
Un decodificador es un circuito integrado por el que se introduce un número y se activa una y sólo una de las salidas, permaneciendo el resto desactivadas.[3]

Unidad Aritmética Lógica (ALU):
Una unidad aritmética lógica puederealizar un conjunto de operaciones aritméticas básicas y un conjunto de operaciones lógicas, a través de líneas de selección. En inglés ALU significa Arithmetic Logic Unit (Unidad Aritmética Lógica).

DESARROLLO 1) Decodificador binario-decimal, y binario-hexadecimal: Diseño 1 2 3 4 Diseño No.1 Entidad: • Diseño dataflow. LE 12 14 14 14 TPD 14.857ns 13.930ns 13.935ns 13.935ns PINS 12 12 12 12Diseño No.2 • Diseño comportamental.

Entidad:

Diseño No.3 • Diseño estructural

Entidad:

Diseño No.4 • Entidad Diseño dataflow.

2) Retardos: CARACTERISTICAS Es el Tiempo que se requiere para que una señal de un pin de entrada se propague hasta un pin de salida, a través de la lógica combinacional. ASIGNACION Se puede especificar en el Timer Analizar, El Tpd para todo el proyecto, pinde entrada, pin de salida o pin bidireccional. Se puede asignar también entre pin de entrada y registro, registro y registro, y entre registro y pin de salida. En el timing analyzer, se puede especificar el TSU, para el proyecto completo, y/o para cualquier pin de entrada, pin bidireccional, registro de entrada, o reloj También se puede especificar punto a punto el TSU requerido entre un pin deentrada y un registro. En el timing analyzer, se puede especificar el TCO requerido para todo el proyecto y/o alguna señal de reloj. También se puede especificar punto a punto entre una señal de reloj y un registro, una señal de reloj y un pin de salida, o entre un registro y un pin de salida. ECUACION No aplica

TPD

TSU

Es la longitud de tiempo que se requiere para que cada dato...