Diseños Sincronos

Laboratorio de Microelectrónica
Ingeniería Técnica de Telecomunicación Especialidad Sistemas Electrónicos Departamento de Tecnología Electrónica E.T.S.I. de Telecomunicación

Tema 4: DiseñosSíncronos y Descripciones RTL

Laboratorio de Microelectrónica

Curso: 2010-11

Tema 4: Diseños Síncronos y Descripciones RTL

Página 1 de 10

●

●

Síntomas: ✔ Mi diseño cumple con lasimulación funcional pero falla cuando se programa en la FPGA. ✔ Mi diseño funcionaba pero, sin hacer modificación alguna, después de haber sido reconectado ha dejado de funcionar. ✔ Mi diseño funcionabasobre una FPGA hace un par de años, pero al programar una nueva FPGA ya no funciona. Todos estos problemas están relacionados con técnicas de diseño asíncrono. Los diseños síncronos tienen un reloj quedetermina cuando una señal debe ser muestreada. Los diseños asíncronos no funcionan con un reloj. Se basan en protocolos establecidos entre distintos bloques. Los diseños asíncronos son sensibles aGLITCHES. En los diseños síncronos los GLITCHES no tienen efecto puesto que las señales son muestreadas/registradas una vez que los posibles glitches han desaparecido. Los diseños síncronos funcionanbien bajo variaciones de temperatura, tensiones y procesos de fabricación. Cambiar un diseño asíncrono de una tecnología de 0,5 micras a una tecnología de 0,18 micras, cambia la temporización del mismo,y como resultado el diseño deja de funcionar como se esperaba.
Curso: 2010-11 Tema 4: Diseños Síncronos y Descripciones RTL Página 2 de 10

Diseños Síncronos/Asíncronos (i)

● ●

● ●

●Laboratorio de Microelectrónica

●

El interfaz entre dos módulos síncronos es muy simple: no necesita de protocolo de intercambio. Sin embargo el interfaz entre dos módulos asíncronos no es tansimple. Las herramientas de síntesis lógica no manejan bien los diseños asíncronos por lo que el diseñador ha de hacer un mayor esfuerzo. Los diseños asíncronos pueden resultar interesantes: pueden...