Dispositivos Logicos Programables


4.1 Dispositivos Lógicos Programables (PLD)
Un dispositivo de lógica programable, PLD (Programmable Logic Device), es un dispositivo de integración a gran escala (LSJ), configurado con compuertas organizadas de una manera muy general, de tal forma que permita al usuario poder programarlas y organizar su interconexión para que el dispositivo PLD programado pueda realizar una funciónespecífica, ya sea como sistema combinacional o secuencial.

Un PLD se puede considerar como un circuito integrado con un arreglo de compuertas conectadas a través de fusibles de programación; el diseñador o programador determina qué fusibles se deben quemar para tener una estructura específica de interconexión de compuertas para un diseño en particular, esto a partir dela tabla de verdado las ecuaciones booleanas. Para lograr la programación de los dispositivos PLD con una función específica, se requiere de un software para interconectar las compuertas.
Las principales ventajas al aplicar PLD en el diseño de sistemas digitales son:

Reducción del número de elementos utilizados, reducción en el tiempo de diseño, aumento en la velocidad de respuesta, mayor inmunidadal ruido, reducción de costos y diseños más confiables.

4.1.1 Tipos

Los dispositivos de lógica programable se clasifican en:


• Dispositivos Lógicos Programables Simples (SPLD).
• Dispositivos Lógicos Programables Complejos (CPLD).
• Matrices de Puertas Programables por Campo (FPGA).
• Dispositivos Híbridos.
• Circuitos de Aplicaciones Específicas (ASIC).

4.1.2Características


Los Dispositivos Lógicos Programables Simples (SPLD) se caracterizan porque incluyen bloques lógicos configurables, conectados a celdas compuestas por biestables y multiplexores, con interconexiones programables, diseñados para reemplazar los dispositivos de integración en pequeña y mediana escala (SSI y MSI).
Los principales tipos de Dispositivos Lógicos ProgramablesSimples (SPLD) son:

• Memoria de solo lectura programable (PROM, Programmable Read On/y Memory). Este dispositivo tiene un arreglo AND fijo construido como un decodificador y fusibles programables para las compuertas OR de salida, ejecutan funciones booleanas en suma de mini términos.
• Arreglo de Lógica Programable (P LA, Programmable Logic Array). Es el PLD más flexible dondese pueden programar arreglos AND y OR, los términos de producto del arreglo AND pueden ser compartidos por cualquier compuerta OR para la ejecución de la suma de productos.
• Lógica de Arreglo Programable (PAL, Programmable Array Logic). Tiene un arreglo AND programable fundido y un arreglo AND fijo, las compuertas AND están programadas para generar los términos de productode las funciones booleanas que se suman en cada compuerta OR.
Este capítulo está enfocado a la estructura y programación HDL, siendo las tecnologías PAL y P LA las que se programan de esta manera, por lo que las características, estructura y programación de las memorias ROM se deja para textos especializados en la materia

4.1.3 Fabricantes de PLD

Los primeros chips PLD fuerondiseñados a mediados de la década de 1970, con matrices lógicas programables PLA y PAL. Ahora, en la segunda década del siglo XXI, se cuenta con una gran variedad de estos dispositivos, como resultado del desarrollo de la tecnología microelectrónica, destacando principalmente los fabricantes de Lattice, Xilinx, Altera, AMD, Cypress y ATMEL; compañías que también han desarrolladodiferentes tecnologías de software que permiten una rápida y eficiente programación de los dispositivos P LD, entre los que destacan, como lenguajes de mayor uso, ABEL (Advanced Boolean ExpressionLangua.ge),HDL(HardwareDescriptionLangua.ge), VHDL, MODELSIM.
Algunos de los PLD más usados, por fabricante, son los siguientes:

LATTICE
• Con arquitectura no segmentada:...