Divisor De Frecuencia

Divisor de frecuencia
Se llama divisor de frecuencia a un dispositivo electrónico que divide la frecuencia de entrada en una relación casi seimpre entera o racional. La forma de la señal de salida puede ser simétrica o asimétrica. La señal de entrada frecuentemente tiene forma de una onda cuadrada pero también puede ser sinusoidal o de otras formas.
Suelen estar formados por contadoresdigitales. Se pueden obtener relaciones de frecuencia no enteras utilizando contadores de módulo variable, por ejemplo, si a cada pulso de salida se cambia el módulo del contador entre 2 y 3, se obtiene una relación de frecuencias de 5:2.
El JK flip-flop es un divisor-por-dos, porque el cambia de estado cada vez que un pulso activo alcanza su entrada; esto es, el primer pulso SETS (pone) al JK en lógica1 (nivel H), y el segundo pulso lo RESETS (devuelve) a lógica 0 (nivel L).
Así, se requieren dos pulsos de entrada para proporcionar un pulso de salida. Las variables A y B de la figura 20 fueron escogidas para ilustrar esta división. Podemos considerar que A es la entrada para JK, y que B es su salida. Observemos que, por cada segmento igual de tiempo, sólo hay en B una cantidad de pulsos iguala la mitad de los pulsos presentes en A. Consecuentemente, la frecuencia de B es la mitad de la de A.

Si dos JK's son conectados en cascada (con la salida del primero manejando la entrada del segundo), el resultado será un circuito divisor-por-cuatro, porque la división por 2 del primer JK es dividida nuevamente por 2 en el segundo JK.

Cuando se conectan en cascada flip-flops JK, elresultado es una división por 2n (2 a la segunda potencia n), donde "n" es el número de etapas en cascada. así, tres JK's en cascada dividirán por 8, porque 2(3) = 8. Ver en la figura 21 el diagrama de tiempos para un divisor por 8. 2n significa que se debe multiplicar entre sí la base 2 un número "n" de veces, para obtener la cantidad que representa.

Es bastante fácil hacer divisiones cuyo divisorsea un número entero potencia de 2. Es poco más complicado si se desea dividir por diez, por ejemplo, porque tres JK's dividen por 8 y un cuarto JK's dividiría por 16. Es necesario, entonces, usar cuatro JK's y monitorizar la cantidad acumulada.
Cuando la cantidad alcance diez, es necesario proveer un pulso de salida y reset todos los JK's para que arranquen de nuevo en cero. Para hacer estadivisión por 10 se consiguen circuitos integrados, conocidos como DIVISOR POR DECADAS, pero se puede implementar como aparece en el diagrama lógico de la figura 22.

Un circuito divisor-por-diez podrá, en efecto, contar de o a 9. A la izquierda, en la figura 21, aparecen representados los números binarios con su equivalente decimal al frente (observemos que, la acción descrita por esta tabla, implicaque cada etapa del circuito lógico cambie de estado solamente cuando la etapa precedente pasa a lógica 1 a lógica 0, es decir, únicamente cuando "caiga el pulso").

Las letras A, B, C y D se refieren a los JK's del diagrama en bloques (block diagram). Los JK's están numerados de derecha a izquierda de tal forma que sus estados, cuando se tabulen, aparezcan en el orden convencional establecidopara los números binarios.

Cuando todos los flip-flops están en el estado lógico 0, ellos tienen el número CERO. Cuando A está en lógica 1, C en lógica 0, y D está en lógica 1, los flip-flops tienen número 5. El razonamiento anterior se puede aplicar para cualquier número, entre 0 y 15.

Para dividir por 10, es necesario detectar el número 9, y aprovechar la caída de su pulso para reponer todaslas etapas del circuito. Para este número, A es lógica 1, B es lógica 0, C es lógica 0 y D es lógica 1, datos que escritos en forma de expresión Booleana nos da lo siguiente:

E = A no-B no-C D, que se lee "E es igual a A and no-B and no-C and D"(el and significa la conjunción y en español, pero se ha dejado su equivalente inglés para visualizar mejor la clase de compuerta electrónica...