Documentos

FLIP-FLOP SET-CLEAR DE LA COMPUERTA NAND
Un circuito FF básico se puede construir a partir de dos compuertas NAND, acopladas transversalmente como se muestra en la siguiente figura. Notese que la salida de la NAND 1 está conectada a una de las entradas de la NAND 2 y viceversa. Las salidas de las compuertas, Q y Qnegado, son la salidas FF se indican como PONER y LIMPIAR (SET-CLEAR).

Elfuncionamiento a continuación:
SET=CLEAR=1: Esta condición es el estado normal de descanso y no tiene efecto alguno sobre el estado de la salida del FF. Las salidas permaneceran en el estado en que se encontraban antes de presentarse esta condición de entrada.
SET=0, CLEAR=1: Este estado siempre ocasionará que la salida pase al estado Q=1, donde permanecerá aún después de que SET retorne a ALTO. Aesto se le denomina fijación del FF.
SET=1, CLEAR=0: Esto siempre producirá el estado Q=0, donde la salida permanecerá aún después de que CLEAR retorne a ALTO. A esto se le llama anulación del FF.
SET=CLEAR=0: Esta condición intenta fijar y anular el FF en forma simultánea y puede producir resultados ambiguos. No debe utilizarse.



FLIP-FLOP SET-CLEAR DE LA COMPUERTA NOR
Dos compuertas NORacopladas transversales se pueden utilizar como FF SET-CLEAR. Su disposición es semejante al FF NAND excepto que las salidas Q y Q negado tiene posiciones invertidas, observe la siguiente figura:



El análisis de la operación del FF NOR se puede efectuar exactamente en la misma forma que la FF NAND. Los resultados se dan en la tabla que aparece en la figura de arriba.
En resumen sufuncionamiento es el siguiente:
SET=CLEAR=0: Esta es la condición normal de reposo del FF NOR y no tiene efecto alguno sobre la salida. Q y Q negado permanecerá en cualquier estado pues se encontraran antes de la incidencia de esta condición de entrada.
SET=1, CLEAR=0: Esto siempre hará Q=1, donde permanecerá aún después de que SET retorne a 0.
SET=0, CLEAR=1: Esto siempre anulará Q =0, donde se quedaráaún después de que CLEAR regrese a 0.
SET=CLEAR=1: Esta condición intenta anular y fijar el FF al mismo tiempo y produce Q=Q negado = 0. Si las entradas se regresan a 0 simultáneamente, el estado de salida resultante es impredecible. Esta condición de entrada no se debe usar.
SEÑALES DE UN CRONOMETRO
Es en la electrónica digital una señal binaria, que sirve para coordinar las acciones devarios circuitos, en especial para la sincronización de biestables en sistemas digitales complejos. Según su aplicación, la señal de reloj se puede repetir con una frecuencia predefinida o también ser aperiódica.
En los casos en los que hay una señal de reloj, suele darse por medio de un generador de reloj. La señal oscila entre un estatus alto y bajo, que se caracteriza por un período de oscilación obien por un valor de cambio, la frecuencia de reloj y el ciclo de trabajo.
Los circuitos que utilizan la señal de reloj para sincronizarse, pueden, según su construcción, basarse en el flanco ascendente o en el descendente de la señal (en el caso de DDR se utilizan ambos flancos).
En hojas técnicas y diagramas a la señal de reloj se le suele describir como CLK.
La mayoría de circuitosintegrados complejos requieren una señal de reloj, para sincronizar diferentes partes del chip y equilibrar los retrasos de las puertas. Dado que los chips son cada vez más complejos, es cada vez más difícil proveer de una señal de reloj precisa y homogénea en todos los sitios. Ejemplo ilustrativo de este problema son los microprocesadores, componente central de los ordenadores modernos. Paralos transistores se suele indicar la frecuencia, hasta la que es posible amplificar una pequeña señal. Ésta suele ser diez veces mayor a la frecuencia de reloj.
BIESTABLES CON CRONOMETRO
La necesidad de establecer los instantes de tiempo en un circuito secuencial basado en biestable nos lleva a la introducción de señales de reloj que nos marcan esos instantes. En cuanto al comportamiento respecto a los...