Ejercicios de Arquitectura

Ejercicios Repartido 1 Curso ARQUITECTURA I 2009



1. Dada la función booleana F= xy´z + xý´z + xyz

a. Listar tabla de verdad
b. Diagrama lógico delaexpresión booleana original
c. Simplificar la expresión algebraica
d. Nuevo diagrama lógico con la expresión simplificada

2. Obtener una representación mínima de suma de productos para la función deconmutación de cinco variables que responde a la siguiente tabla de verdad:
A
B
C
D
E
S
0
0
0
0
0
x
0
0
1
0
0
1
0
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
1
x1
0
0
0
0
x
1
0
1
0
0
1
1
0
1
1
0
1
1
1
0
0
0
1
1
1
0
1
0
1
1
1
0
1
1
x

S= F(A,B,C,D,E) Para las otras combinaciones de variables la salida es 0

3. Setiene un sistema al cual entran cuatro variables. Estas cuatro variables x3,x2,x|,x0 representan un dígito decimal codificado en binario ( es decir que en x3 ....x0 aparecen los dígitos decimales 0 al9 en forma binaria, siendo x0 el menos significativo) . Nunca aparecerán como entradas combinaciones binarias que representen números decimales entre 10 y 15. La salida Z será 1 sólo si laentrada es una combinación que represente 0 o una potencia de 2. Construir el diagrama lógico del sistema en su mínima implementación.
X3
X2Z
X1
X0
1.
4. Simplificar las siguientes funciones lógicas:
a) F1= a´bc + a´bc´+ abc´
b) F2=a´b´c + ab´c+ab´c´+a´bc
5. Simplificar las expresiones booleanas mediante el uso del diagrama de K

a. F(x,y,z) =  (0,1,5,7)
b. F(x,y,z) =  (0,2,3,4,6)
c. F(A,B,C,D) =  (3,7,11,13,14,15)6. Implementación NAND :

Implementar : A´B + ACD
Implementar : AC´ + BC´D + ACD

7. Se considera un circuito sumador completo que tiene un retardo de 30 nseg en la suma y 20 ns en el...