ejercicios VHDL

UNIVERSIDAD DEL CAUCA
FIET
INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
CIRCUITOS DIGITALES II – Grupo A
Departamento de Telemática
Laboratorio de VHDL
Profesor: Fernando Aparicio Urbano M.
Parte I
a.Describa en VHDL un sistema digital que utilice en la entrada dos número de 8 bits (A y B) y
realice el siguiente esquema:
Suma
Resta
Multiplicación
División

b. Se recomienda realizar la simulaciónde cada módulo (en hexadecimal) y luego unirlos todos en
uno solo.
c. La suma debe tener acarreo, la resta el signo (en caso de presentarse, por ejemplo 3 – 5, debe
mostrar el 2 y el signo en elsegmento g de un display.
d. El sistema permite seleccionar que operación va a realizar.
e. Se ingresan números de 8 bits enteros.
f. Cada grupo de tres estudiantes debe buscar un algoritmo para laimplementación de la
multiplicación/división y justificar la elección mediante un artículo y/o libro.
g. Para el diseño de la ALU, se permite únicamente flujo de datos.
h. La multiplicación y la divisióndeben realizarse mediante funciones, únicamente con las sintáxis
vistas en clase y sintetizables.
i. Una vez hayan realizado las simulaciones del caso, deben implementar el sistema en la tarjeta
AlteraDE0 y probarlo en numeración hexadecimal.
Parte II
Consulte el estándar IEEE 754 para diseñar un sumador de punto flotante usando arquitectura flujo de
datos. Realice las simulaciones respectivas enModelSim. Este punto no se implementa en la tarjeta
Altera DE0.
Observaciones:


El laboratorio es en grupos de tres estudiantes.














Elabore un reporte de diseño (PDFúnicamente), explicando cada módulo con sus respectivas
simulaciones en ModelSim. Debe contener diagramas de bloques para explicar cómo será la
implementación en bloques funcionales, procedimientos de diseño,referencias o bibliografía.
Subir a la plataforma en el enlace dispuesto para tal fin, hasta el jueves 10 de septiembre a las 6
pm. (Después de esta hora, habrá una disminución en la nota de un punto...