El Microprocesador De 16 Bits 8086
Páginas: 15 (3649 palabras)
Publicado: 20 de octubre de 2011
El microprocesador de 16 bits 8086
INTRODUCCIÓN
EN 1978 INTEL SACÓ AL MERCADO EL 8086, CON UN BUS DE DATOS DE 16 BITS Y CAPAZ DE DIRECCIONAR HASTA 1 MB DE MEMORIA. LA IMPORTANCIA DEL 8086 SE DEBE A QUE FUE ELEGIDO POR IBM PARA DESARROLLAR EL PERSONAL COMPUTER, QUE FUE TOMADO COMO ESTÁNDAR POR CASI TODOS LOS FABRICANTES DE ORDENADORES. POSTERIORMENTE INTEL FABRICÓ SUCESIVAMENTE EL80186, EL 80286, EL 80386, EL I486 Y LOS PENTIUMS, MANTENIENDO EN TODOS ELLOS LA COMPATIBILIDAD SOFTWARE CON LOS ANTERIORES.
modelo de programación
TERMINALES EN EL 8086
• ALIMENTACIÓN ÚNICA DE +5V Y DOS TERMINALES DE GND.
• Entrada única de reloj CLK que requiere una relación cíclica del 30%.
• Una línea de entrada de RESET.
• Terminal de entrada MN/MX para seleccionar losmodos mínimo o máximo en la CPU. En el modo mínimo la CPU genera las señales de control del sistema, está pensado para sistemas sencillos. En el modo máximo, pensado para aplicaciones complejas, es necesario un circuito controlador de bus (8288).
• Bus de datos de 16 bits, cuyas líneas están multiplexadas con las 16 líneas de menor peso del bus de direcciones (AD0-AD15).
• Bus dedirecciones de 20 bits. Las cuatro líneas de mayor peso (D16-D19) están multiplexadas con cuatro de las 8 líneas indicadoras del estado del procesador.
• Ocho líneas de salida indicadoras del estado del procesador (S0-S7), multiplexadas con distintas señales.
• Terminal de salida /BHE (multipexada con S7) que habilita la parte alta (D8-D15) del bus de datos.
• Terminal de entrada READYutilizada para sincronizar el procesador con periféricos o memorias más lentas.
• Terminal de salida /RD para indicar operación de lectura y /WR para indicar operación de escritura en memoria o puerto de entrada/salida.
• Terminal de salida M/IO que indica si el acceso es a memoria o a un puerto.
• Terminal de entrada /TEST que es examinado en la instrucción WAIT para determinar sise para o no el procesador hasta una interrupción.
• Dos líneas de entrada de interrupciones: INTR (enmascarable) y NMI (no enmascarable).
• Línea de salida /INTA de reconocimiento de petición de interrupción enmascarable.
• Línea de salida ALE que indica dirección válida en el bus de direcciones/datos.
• Terminal de salida /DEN que valida el traspaso de datos en el bus dedatos.
• Línea de salida DT/R que indica el sentido de la transferencia en el bus de datos.
• Terminal de entrada HOLD para que otro dispositivo tome el control del bus y terminal de salida HLDA de cesión del citado bus.
• Terminales de salida que informan sobre el estado del procesador: S0-S2 indican la operación que se está ejecutando, S3-S3 están multiplexadas con A16-A17 e indicanel registro de segmento que se está utilizando y S5 (multiplexada con A18) reproduce el flag I.
• Las señales RQ/GT0 RQ/GT1 permiten la comunicación con otros procesadores del mismo bus local.
• La señal de salida /LOCK se activa con las instrucciones que incluyen el prefijo LOCK, para indicar que no es posible la cesión del bus a ningún otro procesador.
• Las líneas QS0-QS1informan sobre el estado de la cola interna de instrucciones.
Las señales M/IO, /WR, /INTA, ALE, DT/R, /DEN, HOLD y HLDA son exclusivas del modo mínimo. Las señales S0-S2, RQ/GT0, RQ/GT1, /LOCK y QS0-QS1 solo están disponibles en modo máximo
el registro de EstaDO (Psw)
• C (CARRY) FLAG DE ACARREO.
• P (Parity) Flag indicador de paridad.
• A (Auxiliar) Flag de acarreo auxiliar(del bit 3 al bit 4).
• Z (Zero) Flag indicador de cero.
• S (Sign) Flag indicador de signo del resultado.
• T (Trap) Flag indicador de ejecución paso a paso.
• I (Interrupt) Flag habilitación de interrupciones enmascarables.
• D (Direction) Flag de dirección ascendente/descendente en instrucciones de cadenas.
• O (Overflow) Flag indicador de desbordamiento....
INTRODUCCIÓN
EN 1978 INTEL SACÓ AL MERCADO EL 8086, CON UN BUS DE DATOS DE 16 BITS Y CAPAZ DE DIRECCIONAR HASTA 1 MB DE MEMORIA. LA IMPORTANCIA DEL 8086 SE DEBE A QUE FUE ELEGIDO POR IBM PARA DESARROLLAR EL PERSONAL COMPUTER, QUE FUE TOMADO COMO ESTÁNDAR POR CASI TODOS LOS FABRICANTES DE ORDENADORES. POSTERIORMENTE INTEL FABRICÓ SUCESIVAMENTE EL80186, EL 80286, EL 80386, EL I486 Y LOS PENTIUMS, MANTENIENDO EN TODOS ELLOS LA COMPATIBILIDAD SOFTWARE CON LOS ANTERIORES.
modelo de programación
TERMINALES EN EL 8086
• ALIMENTACIÓN ÚNICA DE +5V Y DOS TERMINALES DE GND.
• Entrada única de reloj CLK que requiere una relación cíclica del 30%.
• Una línea de entrada de RESET.
• Terminal de entrada MN/MX para seleccionar losmodos mínimo o máximo en la CPU. En el modo mínimo la CPU genera las señales de control del sistema, está pensado para sistemas sencillos. En el modo máximo, pensado para aplicaciones complejas, es necesario un circuito controlador de bus (8288).
• Bus de datos de 16 bits, cuyas líneas están multiplexadas con las 16 líneas de menor peso del bus de direcciones (AD0-AD15).
• Bus dedirecciones de 20 bits. Las cuatro líneas de mayor peso (D16-D19) están multiplexadas con cuatro de las 8 líneas indicadoras del estado del procesador.
• Ocho líneas de salida indicadoras del estado del procesador (S0-S7), multiplexadas con distintas señales.
• Terminal de salida /BHE (multipexada con S7) que habilita la parte alta (D8-D15) del bus de datos.
• Terminal de entrada READYutilizada para sincronizar el procesador con periféricos o memorias más lentas.
• Terminal de salida /RD para indicar operación de lectura y /WR para indicar operación de escritura en memoria o puerto de entrada/salida.
• Terminal de salida M/IO que indica si el acceso es a memoria o a un puerto.
• Terminal de entrada /TEST que es examinado en la instrucción WAIT para determinar sise para o no el procesador hasta una interrupción.
• Dos líneas de entrada de interrupciones: INTR (enmascarable) y NMI (no enmascarable).
• Línea de salida /INTA de reconocimiento de petición de interrupción enmascarable.
• Línea de salida ALE que indica dirección válida en el bus de direcciones/datos.
• Terminal de salida /DEN que valida el traspaso de datos en el bus dedatos.
• Línea de salida DT/R que indica el sentido de la transferencia en el bus de datos.
• Terminal de entrada HOLD para que otro dispositivo tome el control del bus y terminal de salida HLDA de cesión del citado bus.
• Terminales de salida que informan sobre el estado del procesador: S0-S2 indican la operación que se está ejecutando, S3-S3 están multiplexadas con A16-A17 e indicanel registro de segmento que se está utilizando y S5 (multiplexada con A18) reproduce el flag I.
• Las señales RQ/GT0 RQ/GT1 permiten la comunicación con otros procesadores del mismo bus local.
• La señal de salida /LOCK se activa con las instrucciones que incluyen el prefijo LOCK, para indicar que no es posible la cesión del bus a ningún otro procesador.
• Las líneas QS0-QS1informan sobre el estado de la cola interna de instrucciones.
Las señales M/IO, /WR, /INTA, ALE, DT/R, /DEN, HOLD y HLDA son exclusivas del modo mínimo. Las señales S0-S2, RQ/GT0, RQ/GT1, /LOCK y QS0-QS1 solo están disponibles en modo máximo
el registro de EstaDO (Psw)
• C (CARRY) FLAG DE ACARREO.
• P (Parity) Flag indicador de paridad.
• A (Auxiliar) Flag de acarreo auxiliar(del bit 3 al bit 4).
• Z (Zero) Flag indicador de cero.
• S (Sign) Flag indicador de signo del resultado.
• T (Trap) Flag indicador de ejecución paso a paso.
• I (Interrupt) Flag habilitación de interrupciones enmascarables.
• D (Direction) Flag de dirección ascendente/descendente en instrucciones de cadenas.
• O (Overflow) Flag indicador de desbordamiento....
Leer documento completo
Regístrate para leer el documento completo.