Electronica Digital DRAM

Mientras que la memoria está funcionando, cada celda de memoria se debe restaurar de forma repetitiva, dentro del intervalo máximo entre actualizaciones especificados por el fabricante, que es por lo general en la región milisegundo. El regenerar no emplea las operaciones de memoria normal (ciclos de lectura y escritura) que se utilizan para acceder a los datos, pero los ciclos especializadosllamados ciclos de regeneracion que se generan por los circuitos contadores independientes en el circuito de la memoria e intercalan entre los accesos de la memoria normal.
Las celdas de almacenamiento en un chip de memoria se disponen en una matriz rectangular de filas y columnas. El proceso de lectura en la DRAM es destructiva y elimina la carga de las celdas de memoria en una fila entera, por loque hay una fila de latches especializados en el chip llamado amplificadores de detección, uno para cada columna de celdas de memoria, para almacenar temporalmente los datos. Durante una operación normal de lectura, los amplificadores de detección después de leer y de retener los datos, los datos los reescriben en la fila accesada antes de enviar el bit de una sola columna a la salida. Así que laelectrónica de lectura normales en el chip tiene la capacidad de actualizar una fila entera de la memoria en paralelo, lo que acelera significativamente el proceso de actualización. Un ciclo de lectura o escritura normal, actualiza una fila de la memoria, pero la memoria normal accesos no puede ser invocada para golpear todas las filas dentro del tiempo necesario, lo que exige un proceso deactualización por separado. En lugar de usar el ciclo de lectura normal en el proceso de actualización, para ahorrar tiempo de un ciclo abreviado llama se utiliza un ciclo de actualización. El ciclo de actualización es similar al ciclo de lectura, pero se ejecuta más rápidamente por dos razones:
Para una actualización, solamente se necesita la dirección de la fila, por lo que una dirección de columna notiene que ser aplicada a los circuitos de dirección de chips.
Los datos leídos desde las celdas no necesitan ser alimentados en los buffers de salida o el bus de datos para enviar a la CPU.
El circuito de actualización debe realizar un ciclo de actualización en cada una de las filas en el chip dentro del intervalo de tiempo de regeneracion, para asegurarse de que cada celda se actualice.
Tipos deregeneración de circuitos
Aunque en algunos sistemas tempranos, el microprocesador de actualización controlaba la regeneracion, con un temporizador de disparo que provocó una interrupción periodica que se pasó a ser una subrutina cuando realizaba el proceso de regeneracion, esto significaba que el microprocesador no podia ser detenido de un solo paso; o ponerlo en el ahorro de energía dehibernación sin detener el proceso de regeneracion y perder los datos en la memoria. Así, en los sistemas modernos, la regeneracion es manejada por circuitos en el controlador de memoria, o cada vez más en el propio chip. Algunos chips DRAM, como RAM pseudoestática (PSRAM), tienen todos los circuitos de regeneracion en el chip, y funcionan como RAM estática por lo que el resto del equipo se refiere.
Porlo general, los circuitos de actualización consisten en un contador de regeneracion que contiene la dirección de la fila que se actualice el cual se aplica a las líneas de dirección de fila del chip, y un contador de tiempo que incrementa el contador al paso a través de las filas. Este contador puede ser parte de la circuitería de controlador de memoria, o en el chip de memoria en sí. Dosestrategias de programación se han utilizado: 
Actualización Burst: Una serie de ciclos de regeneracion se realizan, una tras otra hasta que todas las filas han sido actualizadas, después de lo cual la memoria normal accede a ocurrir hasta que se requiera la siguiente actualización.
Actualización Distribuida: Ciclos de actualización se realizan a intervalos regulares, intercalados con accesos de...