Electronica digital Flip-flop


INSTITUTO POLITECNICO NACIONAL

ESIME Culhuacán

Ingeniería mecánica

Laboratorio de electrónica digital aplicada

“Práctica #41 Temporizador 555”

Profesor: M en C. Samuel Carman Avendaño

Grupo: 6MM2

Equipo:1 Sección: B
Integrantes: Domínguez Alva Pedro
Garduza Rivera Daniel
Lule Villavicencio Jorge AlbertoSolís Gutiérrez Erick Vladimir
Zúñiga López Mauricio

Fecha de entrega: 04/04/2012

1. Índice

2. Lista de material y equipo

3. Objetivo de la práctica

4. Resumen

5. Cuestionario

6. Procedimiento

7. Dibujos de diagramas electrónicos

8. Fotografías de diagramas físicos

9. Tablas de datos y registros de lecturas

10. Comentariosgenerales

11. Conclusiones individuales

12. Fuentes de información

13. Anexos




2. Lista de material y equipo
Fuente de alimentación: una de +5 V.
Equipo: generador de onda cuadrada y osciloscopio; multímetro digital.
Cl: 7402, 7474, 7476.
Otros: tablero para prueba de circuitos lógicos, si se dispone de él; de otro modo, tresinterruptores de un polo dos tiros; LED rojo; LED verde.
Resistores: dos de 1 000 Ω, cuatro de 10 000Ω a ½ W.
Otros: dos interruptores de un polo un tiro.
3. Objetivo de la práctica
Construir un flip-flop RS mediante compuertas NOR
Observar la acción de un flip-flop D
Observar la acción de un flip-flop T
Observar la acción de un flip-flop JK

4. ResumenFLIP-FLOPS.
Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuénciales. Los bloques básicos para construir los circuitos lógicos secuénciales son los flip -flops. La importancia de los circuitos lógicos se debe a su característica de memoria. Los flip - flops también se denominan "cerrojos", "multivibradoresbiestables" o "binarios". FLIP-FLOPS RS. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede construir a partir de puertas lógicas. Circuito equivalente de un flip-flop SR Modo de operaciónEntradas Salidas R S Q Q Prohibido 0 0 1 1 Set 0 1 1 0 Reset 1 0 0 1 Mantenimiento 1 1 No cambia. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas están a 1, o nivel ALTO. Luego encontramos la condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de set(S). Esta pone la salida normal Q alnivel alto, o 1. Seguidamente encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores.Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condición reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a través de circuitos integrados. FLIP-FLOPS RS SINCRONO El flip-flop RS es un dispositivo asíncrono. No opera en conjunción con un reloj o dispositivo de temporización. El flip-flop RS síncrono opera enconjunción con un reloj, en otras palabras opera sincronizadamente. Es igual a un flip-flop RS añadiéndole una entrada de reloj. El flip-flop RS síncrono puede implementarse con puertas NAND. La tabla de la verdad nos muestra la operación del flip-flop RS síncrono. El modo de mantenimiento se describe en la primera línea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK...