electronica informe
Páginas: 2 (372 palabras)
Publicado: 4 de noviembre de 2014
Tercer informe de laboratorio
“Reducción de circuitos lógicos mediante el mapa de Karnaugh”
1651030607000
Integrantes:
Briceño luna, Luiggy.
Chicoma Estrada, Brian Fernando.
Lam Robles,Emiliano.
Ramos Guinea, Oscar.
95567510223500
Materiales:
39179502476500Multímetro.
Protoboard.
Fuente de alimentación.
167525716840200Cable 1m.
Circuitos integrados:
4044315325120001 AND(7408)
1675257138303001 OR (7432)
199390129413000ProcedimientoEn este tercer trabajo de laboratorio, se utilizó el método de reducción de las funciones lógicas para nuestro circuito integrado, que dichosea de paso, se utilizaba tablas de valores, siendo este nuevo método mucho más práctico y sin dejar de ser eficiente.
Explicado ya la implementación de los denominados Mapas de Karnaugh o tambiénllamados “Mapas K”, se procedió a desarrollar el ejercicio del laboratorio en el cual aplicábamos dicho método.
Luego de ello, se trabajó en el sistema Proteus para la elaboración del experimento, esdecir, se simuló la manera más efectiva para que nuestro circuito pueda funcionar, quedando de esta manera:
40703515684500
Una vez corroborado el debido funcionamiento de nuestra simulación,pasamos a probarlo en el protoboard de manera correcta guiándonos de nuestro circuito simulado con las puertas AND y OR, como se ve en la imagen:
95186517589500
En este experimento si se nos dificulto enlograr el correcto encendido del led, ya que colocamos el led fuera de su sitio lo que provocó nuestra demora como equipo.
121094518351500
Video del trabajo en clase: http://youtu.be/18NbERFqyMQEnconclusión, una vez más damos a conocer el fantástico mundo de la electrónica y que con la ayuda de los mapas de Karnaugh pueden ayudarnos a simplificar de una manera más práctica en un circuito y demanera efectiva cuando necesitemos elaborar estos trabajos de electrónica.
Cuestionario
Indica las ventajas de la reducción de funciones lógicas mediante el mapa de Karnaugh. ¿Cuáles son las...
“Reducción de circuitos lógicos mediante el mapa de Karnaugh”
1651030607000
Integrantes:
Briceño luna, Luiggy.
Chicoma Estrada, Brian Fernando.
Lam Robles,Emiliano.
Ramos Guinea, Oscar.
95567510223500
Materiales:
39179502476500Multímetro.
Protoboard.
Fuente de alimentación.
167525716840200Cable 1m.
Circuitos integrados:
4044315325120001 AND(7408)
1675257138303001 OR (7432)
199390129413000ProcedimientoEn este tercer trabajo de laboratorio, se utilizó el método de reducción de las funciones lógicas para nuestro circuito integrado, que dichosea de paso, se utilizaba tablas de valores, siendo este nuevo método mucho más práctico y sin dejar de ser eficiente.
Explicado ya la implementación de los denominados Mapas de Karnaugh o tambiénllamados “Mapas K”, se procedió a desarrollar el ejercicio del laboratorio en el cual aplicábamos dicho método.
Luego de ello, se trabajó en el sistema Proteus para la elaboración del experimento, esdecir, se simuló la manera más efectiva para que nuestro circuito pueda funcionar, quedando de esta manera:
40703515684500
Una vez corroborado el debido funcionamiento de nuestra simulación,pasamos a probarlo en el protoboard de manera correcta guiándonos de nuestro circuito simulado con las puertas AND y OR, como se ve en la imagen:
95186517589500
En este experimento si se nos dificulto enlograr el correcto encendido del led, ya que colocamos el led fuera de su sitio lo que provocó nuestra demora como equipo.
121094518351500
Video del trabajo en clase: http://youtu.be/18NbERFqyMQEnconclusión, una vez más damos a conocer el fantástico mundo de la electrónica y que con la ayuda de los mapas de Karnaugh pueden ayudarnos a simplificar de una manera más práctica en un circuito y demanera efectiva cuando necesitemos elaborar estos trabajos de electrónica.
Cuestionario
Indica las ventajas de la reducción de funciones lógicas mediante el mapa de Karnaugh. ¿Cuáles son las...
Leer documento completo
Regístrate para leer el documento completo.