ELECTRONICA

CAPÍTULO II: DISPOSITIVOS LÓGICOS PROGRAMABLES

II

DISPOSITIVOS LÓGICOS
PROGRAMABLES

IEC FRANCISCO JAVIER TORRES VALLE

9

CAPÍTULO II: DISPOSITIVOS LÓGICOS PROGRAMABLES

2.1

CONCEPTOS
FUNDAMENTALES

muestran los circuitos básicos para la mayoría de
los PLDs.

La fabricación de dispositivos de lógica
programable se basa en los siguientes dos
conceptos.
•FUNCIONALIDAD COMPLETA

La cual se fundamenta en el hecho de que
cualquier función lógica se puede realizar
mediante una suma de productos.
•

CELDAS DE FUNCIONES UNIVERSALES.

También
denominadas
generadores
de
funciones, son bloques lógicos configurados para
procesar cualquier función lógica, similares en su
funcionamiento a una memoria. En estas celdas se
almacenan los datos de salida delcircuito
combinacional en vez de implementar físicamente
la ecuación booleana.

2.2

DISPOSITIVOS LÓGICOS
PROGRAMABLES

Un dispositivo lógico programable, o PLD
(Programmable Logic Device), es un dispositivo
cuyas características pueden ser modificadas y
almacenadas
mediante
programación.
El
dispositivo programable más simple es el PAL
(Programmable Array Logic). El circuitointerno
de un PAL consiste en una matriz de conexiones,
un matriz de compuertas AND y un arreglo de
compuertas OR. Una matriz de conexiones es una
red de conductores distribuidos en filas y columnas
con un fusible en cada punto de intersección,
mediante la cual se seleccionan cuales entradas del
dispositivo serán conectadas al arreglo AND cuyas
salidas son conectadas al arreglo OR y de estamanera obtener una función lógica en forma de
suma de productos.
La mayoría de los PLDs están formados por una
matriz de conexiones, una matriz de compuertas
AND, y una matriz de compuertas OR y algunos,
además, con registros. Las matrices pueden ser
fijas o programables. Con estos recursos se
implementan las funciones lógicas deseadas
mediante un software especial y un programador
dedispositivos. El tipo más sencillo de matriz
programable, que data de los años 60, era una
matriz de diodos con un fusible en cada punto de
intersección de la misma. En la figura 2.1 se
IEC FRANCISCO JAVIER TORRES VALLE

Figura 2.1 Estructuras comúnmente utilizadas en
PLDs

2.2.1

MATRIZ GENÉRICA PROGRAMABLE

Una Matriz Genérica Programable, GAL
(Generic Array Logic), es una denominaciónque
utilizaba originalmente Lattice Semiconductor y
que más tarde se licenció a otros fabricantes. Un
GAL en su forma básica es un PLD con una matriz
AND reprogramable, una matriz OR fija y una
lógica de salida programable mediante una
macrocelda. Esta estructura permite implementar
cualquier función lógica en forma de suma de
productos con un numero de términos definido. En
los PLDs noreprogramables la síntesis de las
ecuaciones lógicas se realiza mediante la quema de
fusibles en cada punto de intersección de los pines
de entrada con las compuertas. En un GAL el
fusible se reemplaza por una celda CMOS
eléctricamente borrable (EECMOS) y mediante
programación se activa o desactiva cada celda
EECMOS. Una celda activada conecta su
correspondiente intersección de fila ycolumna, y
una celda desactivada desconecta dicha
intersección. Con esta estructura se puede aplicar
cualquier combinación de variables de entrada, o
sus complementos, a una compuerta AND para
generar cualquier operación producto que se desee.
A continuación se muestran las estructuras típicas
de un dispositivo GAL y la macrocelda de salida
del GAL22V10.

10

CAPÍTULO II: DISPOSITIVOSLÓGICOS PROGRAMABLES

Figura 2.2 Estructura típica de un GAL

FIGURA 2.3 Macrocelda de un GAL22V10

2.3

CPLD

Un CPLD (Complex Programmable Logic
Device) extiende el concepto de un PLD a un
mayor nivel de integración ya que permite
implementar sistemas más eficientes porque
utilizan menos espacio, mejoran la confiabilidad
en el circuito, y reducen costos. Un CPLD se
forma con...