electronica

Diseño de Circuitos Aritméticos:
Sumador/Restador de 8 Bits

Jhon Sebastián Giraldo, Rubén Darío Jaramillo Córdoba, Escuela de Ingeniería Eléctrica y Electrónica, Universidad del Valle Santiago de Cali, Colombia





Resumen – Se implementó un circuito sumador-restador de 8 bits, describiendo su construcción desde uno de 1 bit, hasta el uso del integrado 7483.

Palabras claves -complemento, integrado, resta, suma

Abstract - Implemented an adder-subtracted circuit of 8 bit, describing its construction from an adder of 1 bit, until integrated use of 7483.

Keywords - adder, integrated, subtracted.


I. INTRODUCCIÓN

Los circuitos sumadores/restadores son la base de las operaciones binarias, por tal razón, se comenzó por un sumador sencillo de 1 bit, hastallegar a uno más complejo de 8 bits, donde los circuitos integrados son de gran utilidad para el fin de la práctica se utilizó el full adder 7483.

II. DESARROLLO DE CONTENIDOS


A. Diseño de un sumador/restador de 8 bits usando compuertas.

Para el desarrollo del diseño, se inicia creando un FULL ADDER de 1 bit, el cual cumple con la siguiente tabla de verdad:


C in
A
B
S
C out0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Tabla . Tabla de verdad FULL ADDER de 1 bit
El circuito implementado en Quartus II es el mostrado en la Figura 1.


Figura . Diagrama esquemático de un FULL ADDER de 1 bit con compuertas



Figura. Resultado de la compilación, y tiempo de retardo FULL ADDER de 1 bit.
El la Figura 2, se muestra el número de ALUT’s que consume el circuito en un Cyclone II, menos del 1%, para el tiempo de retardo cabe resaltar que la entrada “B” es la que tarda más tiempo en llegar a la salida y al carry out, aproximadamente 10 ns.


Figura . Simulación FULL ADDER de 1 bit

Ya que el anterior circuitoes un FULL ADDER de 1 bit, si se empaqueta en un bloque y se replica 8 veces, se tendrá un FULL ADDER de 8 bits.


Figura . Bloque de FULL ADDER de 1 bit

Con este bloque se construye el FULL ADDER de 8 bits mostrado en la Figura 5.


Figura . Diagrama esquemático de un FULL ADDER de 8 bits a partir de FULL ADDERs de 1 bit


Figura . Resultado de la compilación, y tiempo de retardo,FULL ADDER de 8bits
El número de ALUT’s es menor que el 1%, pero es mayor que el de un FULL ADDER de 1 bit


Figura . Simulación Circuito FULL ADDER de 8 bits


El acarreo de salida del primer sumador, lo recibe el segundo como acarreo de entrada y así se va propagando; el circuito es un sumador de dos operando A y B de 8 bits, para convertirlo a sumador/restador se necesita agregar máshardware y representar el operando B en complemento a dos, para pasar al código 2C se necesita negar cada bit del número, esta labor la realiza varias compuertas XOR y luego sumar “1” al resultado, esta última tarea se realiza introduciendo un 1 en el carry de entrada para que el circuito sea restador y “0” para que sea sumador, en la Figura 7 se muestra el diagrama esquemático.


Figura . Diagramaesquemático de sumador/restador de 8 bits




Figura . Resultado de la compilación y tiempo de retardo, Sumador/Restador de 8 bits
Cabe resaltar que el circuito sumador/restador utiliza más hardware que el FULL ADDER de 8 bits, de manera contraria la compilación dice que tiene 16 ALUT’s del Cyclone II, y el solo sumador 21 ALUT’s de la misma familia. El tiempo de retardo se observa que laseñal de control S_R, esta dice si la operación es suma o resta, es la que más se demora hasta llegar a la salida “Sum” aproximadamente 15 ns.


Figura . Simulación Circuito sumador/restador 8 bits
En el resultado de la simulación, mostrado en la Figura 10, se aprecia como la operación arroja números con “1” en su posición más significativa esto indica que es un número negativo, claro está,...