electronica

VIII. Jerarquías de diseño en VHDL

1

Introducción


La descripción funcional describe al sistema en términos de sus operaciones. La
descripción estructural especifica cómo el sistema estáhecho, cuales son sus
subsistemas o componentes y como es que ellos se interconectan.



La descripción estructural permite tener múltiples niveles de jerarquía y un
componente puede serespecificado, ya sea con una descripción funcional o
estructural.



En el segundo caso, tales componentes pueden a la vez contener una red de
elementos mas primitivos.



Finalmente, en elúltimo nivel, éste es especificado por su comportamiento.

2

Diferentes jerarquias en un sistema

COMP 11

COMP 4

COMP 12

COMP
1

COMP 132

COMP
3
COMP 131

COMP
2

COMP 133

Componentes de una descripción estructural


En una descripción estructural, los componentes se comunican entre si a través de
señales.



Un componente puede ser un sistema individualespecificado por medio de su Entidad
y Arquitectura, o bien puede ser insertado en la arquitectura con la palabra reservada
component.



Los componentes deben ser instanciados en ladescripción estructural.



La instanciación de componentes es una proposición básica en una arquitectura
estructural.



Las diferentes instancias son concurrentes una con otra.



Uncomponente instanciado no está completo sin un mapa de sus puertos – una
referencia de cómo se hará la conexión entre los puertos del componente con las
señales del nivel jerárquico mas alto.
4Dlatch_en
DLatch
Dex
Clkex
En

D
AND2
Clk
A
C
B
Clkin

Q

Qout

Architecture Struct of Dlatch_en is
Signal Clkin : bit;
Entity Dlatch_en is
port (
Dex, Clkex, En : in bit;
Qout : outbit
);
End Entity Dlatch_en;

Begin
gate: entity work.And2 (beh)
port map ( A => Clkex,
B => En,
C => Clkin );
latch: entity work.DLatch (beh)
port map ( D => Dex,
clk => Clkin,
Q =>...