Especificaciones VGA
Páginas: 15 (3719 palabras)
Publicado: 19 de mayo de 2015
Documento guía para el laboratorio de Circuitos Digitales II
Fundación Universitaria los Libertadores
Facultad de Ingeniería
Programa de Ingeniería Electrónica
Laboratorio de Circuitos Digitales II
DISEÑO:
Módulo VGA
Etapa 1:
Especificaciones
ALEJANDRO CAYCEDO, alejandro_caycedo@hotmail.com
BOGOTA, D.C., Febrero DE 2012
Ing. Luis Alejandro Caycedo Villalobos
Circuitos Digitales II Documento guía para el laboratorio de Circuitos Digitales II
Revisión
Fecha
Autor
Descripción
1.0
1/03/2012
El autor del documento
Es la versión original del documento
1.1
5/03/2012
El autor del documento
Se cambian las regiones para las vga_h [0 .. 631],
vga_v [0 .. 478].
1.2
7/03/2012
El autor del documento
Se adiciona la señal de reloj al sub modulo
decodificador deprioridad.
1.3
7/03/2012
El autor del documento
Se adicionan tres colas de 8x1 para la red pipeline
en las señales de sin_horizontal, sin_vertical, el
habilitador de la zona visible en el decodificador
de prioridad.
1.4
15/3/2012
Laura Daza ,
Se retiran las colas de las señales sin_horizontal,
sin_vertical, el habilitador de a zona visible en el
decodificador de prioridad.laura.daza.9@hotmail.com
El autor de documento
1.4
15/3/2012
Laura Daza ,
Se corrige el decodificador de prioridad.
laura.daza.9@hotmail.com
El autor del documento
1.4
15/3/2012
El autor del documento
Se corrige el pipeline.
1.4
15/3/2012
El autor del documento
Se corrigen la interfaz del decodificador de
prioridad quitando la señal de reloj.
1.4
15/3/2012
El autor del documento
Se modificael diagrama de bloques del módulo
1.4
26/04/2015
Esteban Florido Vega
Se modifica el sub-bloque decodificador de prioridad
1.4
26/04/2015
Harry Rojas Henao
Se modifican tabal de generador de señales de sincronismo
horizontal
1.4
26/04/2015
Henry Telles Uribe
Se realiza la descripción del bloque lógica combinacional,
Se Anexa diagrama de flujo de la VGA
Ing. Luis Alejandro CaycedoVillalobos
Circuitos Digitales II
Documento guía para el laboratorio de Circuitos Digitales II
C ONTENIDO
1
Introducción del módulo 4: VGA ..................................................................................... 4
2
Descripción del modulo................................................................................................... 5
2.1 Señal de sincronismo horizontal..................................................................................... 5
2.2 Señal de sincronismo vertical .......................................................................................... 6
2.3 Señal de RGB.................................................................................................................... 6
2.4 Señal x_vga[9:0].............................................................................................................. 7
2.5 Señal y_vga [9:0].............................................................................................................. 7
2.6 Diseño general del Modulo 4: VGA ................................................................................. 7
3
Diagrama en bloques del modulo 4: VGA....................................................................... 8
3.1 Diagrama General del módulo 4 ..................................................................................... 8
3.2 Diagrama de bloques de Sub modulo: Decodificador de prioridad ................................ 9
3.3 Diagrama de bloques sub modulo Contador 10 bit, x_vga ............................................. 93.4 Diagrama de bloques sub modulo Contador de 10 bit, y_vga ...................................... 10
4
Pipeline del modulo....................................................................................................... 11
5
Interfaces del modulo ................................................................................................... 12
5.1 interfaces modulo 4: VGA...
Fundación Universitaria los Libertadores
Facultad de Ingeniería
Programa de Ingeniería Electrónica
Laboratorio de Circuitos Digitales II
DISEÑO:
Módulo VGA
Etapa 1:
Especificaciones
ALEJANDRO CAYCEDO, alejandro_caycedo@hotmail.com
BOGOTA, D.C., Febrero DE 2012
Ing. Luis Alejandro Caycedo Villalobos
Circuitos Digitales II Documento guía para el laboratorio de Circuitos Digitales II
Revisión
Fecha
Autor
Descripción
1.0
1/03/2012
El autor del documento
Es la versión original del documento
1.1
5/03/2012
El autor del documento
Se cambian las regiones para las vga_h [0 .. 631],
vga_v [0 .. 478].
1.2
7/03/2012
El autor del documento
Se adiciona la señal de reloj al sub modulo
decodificador deprioridad.
1.3
7/03/2012
El autor del documento
Se adicionan tres colas de 8x1 para la red pipeline
en las señales de sin_horizontal, sin_vertical, el
habilitador de la zona visible en el decodificador
de prioridad.
1.4
15/3/2012
Laura Daza ,
Se retiran las colas de las señales sin_horizontal,
sin_vertical, el habilitador de a zona visible en el
decodificador de prioridad.laura.daza.9@hotmail.com
El autor de documento
1.4
15/3/2012
Laura Daza ,
Se corrige el decodificador de prioridad.
laura.daza.9@hotmail.com
El autor del documento
1.4
15/3/2012
El autor del documento
Se corrige el pipeline.
1.4
15/3/2012
El autor del documento
Se corrigen la interfaz del decodificador de
prioridad quitando la señal de reloj.
1.4
15/3/2012
El autor del documento
Se modificael diagrama de bloques del módulo
1.4
26/04/2015
Esteban Florido Vega
Se modifica el sub-bloque decodificador de prioridad
1.4
26/04/2015
Harry Rojas Henao
Se modifican tabal de generador de señales de sincronismo
horizontal
1.4
26/04/2015
Henry Telles Uribe
Se realiza la descripción del bloque lógica combinacional,
Se Anexa diagrama de flujo de la VGA
Ing. Luis Alejandro CaycedoVillalobos
Circuitos Digitales II
Documento guía para el laboratorio de Circuitos Digitales II
C ONTENIDO
1
Introducción del módulo 4: VGA ..................................................................................... 4
2
Descripción del modulo................................................................................................... 5
2.1 Señal de sincronismo horizontal..................................................................................... 5
2.2 Señal de sincronismo vertical .......................................................................................... 6
2.3 Señal de RGB.................................................................................................................... 6
2.4 Señal x_vga[9:0].............................................................................................................. 7
2.5 Señal y_vga [9:0].............................................................................................................. 7
2.6 Diseño general del Modulo 4: VGA ................................................................................. 7
3
Diagrama en bloques del modulo 4: VGA....................................................................... 8
3.1 Diagrama General del módulo 4 ..................................................................................... 8
3.2 Diagrama de bloques de Sub modulo: Decodificador de prioridad ................................ 9
3.3 Diagrama de bloques sub modulo Contador 10 bit, x_vga ............................................. 93.4 Diagrama de bloques sub modulo Contador de 10 bit, y_vga ...................................... 10
4
Pipeline del modulo....................................................................................................... 11
5
Interfaces del modulo ................................................................................................... 12
5.1 interfaces modulo 4: VGA...
Leer documento completo
Regístrate para leer el documento completo.