Estudiante

UNIVERSIDAD POLITÉCNICA SALESIANA

ELECTRÓNICA DIGITAL

COMPUERTAS LÓGICAS

NOMBRE:

Fernando Zambrano D.

DOCENTE:

Ing. René Ávila

ESPECIALIDAD:

Eléctrica

PERIODO- LECTIVO:

2012-2013

PRACTICA N°1

TEMA: Operadores Lógicos.
OBJETIVOS:
1. Explicar los valores de voltaje limite de los circuitos integrados TTL y CMOS.
2. Explicar como se lee el orden de lospines de un circuito integrado.
3. Explicar las diferencias entre el integrado TTL y un CMOS.
4. Explicar como se conecta un DIP-SWICH para dar niveles lógicos ceros y unos.
5. Verificar el funcionamiento de los operadores lógicos: NOT, OR, NAND, NAND, X-OR y X-NOR.
6. Diseñar y comprobar el funcionamiento del circuito q haga lo siguiente: En el ingreso B le aplicamos una señalrectangular (sin importar la frecuencia). Y si A=0 en Q tenemos la misma señal de B de lo contrario si A=1 en tenemos el valor de B pero negado.
DESARROLLO:
VOLTAJE TTL Y CMOS
TTL
En los circuitos TTL, VIL es la tensión de entrada válida para el rango 0 a 0.8 V que representa un nivel lógico 0 (BAJO). El rango de tensión VIH representa la tensiones válidas de un 1 lógico entre 2 y 5 V. El rango devalores 0.8 a 2V determina un funcionamiento no predecible, por lo tanto estos valores no son permitidos.

CMOS
La alimentación de esta familia tiene un rango muy amplio, los valores van de 3 a 15 voltios para la serie 4000 y 74C. De 2 a 6 voltios para los 74HC y 74HCT.
Los niveles lógicos vienen dados por:
VOL (max) | 0V |
VOH (min) | VDD |
VIL (max) | 30% VDD |
VIH (min) | 70%VDD |

* voltaje de alimentación
Las series 4000 y 74C funcionan con valores de VDD que van de 3 a 15V, por lo que la regulación de voltaje no es un aspecto crítico. Las series 74HC y 74HCT funcionan con voltajes de 2 a 6 V.
* niveles de voltaje
Cuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y aVDD para el estado alto.

ORDEN DE LOS PINES
El orden de los pines es idéntico en todos los integrados. En cualquier caso debe identificarse el pin 1.

La forma de identificar y de numerar sus pines consiste en verificar si tiene una muesca en uno de los extremos, que indica el lado donde está el pin 1. Si colocamos el circuito integrado con los pines hacia abajo y la muesca del ladoizquierdo, el pin 1 será el primero que estará debajo de la muesca. También puede haber un pequeño punto que marca el pin 1. Una vez localizado el pin 1, debemos contar alrededor del circuito integrado hasta llegar al último pin.
DIFERENCIAS ENTRE TTL Y CMOS
En comparación con las familias lógicas TTL, las familias lógicas MOS son más lentas en cuanto a velocidad de operación; requieren de muchomenos potencia; tienen un mejor manejo del ruido; un mayor intervalo de suministro de voltaje; un factor de carga más elevado y requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además, debido a su alta densidad de integración, los CI MOS están superando a los CI bipolares en el área de integración a gran escala. (LSI - memorias grandes, CI decalculadora, microprocesadores, así como VLSI).
DIP-SWICH
El DIP-SWICH nos ayuda a generar los niveles lógicos que necesitemos dar al ingreso de un circuito lógico.
Para poder generar los niveles lógicos un extremo del DIP-SWICH debe ir en serie con una resistencia de 1K Ohmio hacia VCC, mientras q el otro extremo irá conectado a tierra, de la siguiente manera:

El nivel lógico dependerá de si elDIP-SWICH esta cerrado o abierto.
COMPUERTAS LOGICAS REPRESENTACIÓN
COMPUERTA LOGICA NOT
Es una puerta lógica digital que implementa la negación lógica -se comporta de acuerdo a la tabla de verdad mostrada . Cuando su entrada está en 0 (cero) o en BAJA, su salida está en 1 o en ALTA, mientras que cuando su entrada está en 1 o en ALTA, su SALIDA va a estar en 0 o en BAJA.


COMPUERTA...