Familias Logicas

Práctica 1
Familias Lógicas

Objetivos de la práctica
* Familiarizar al alumno con las características básicas de una compuerta lógica.
* Familiarizar al alumno con el manejo de transistores aplicados en circuitos digitales.
* Familiarizar al alumno con el manejo de dispositivos comerciales TTL.
Parte 1.
Esta parte de la práctica consiste en analizar el comportamiento de unacompuerta lógica, específicamente una compuerta NAND, a través de un paquete de simulación, y caracterizar los parámetros principales de funcionamiento.
Para esto, debe considerarse las siguientes características:
1. Niveles lógicos de salida compatibles con los niveles lógicos de entrada.
2. Margen de ruido mayor o igual 300 mv
3. Fan-Out debe ser mayor o igual a 6
4. Voltajecorrespondiente al nivel lógico de salida en alta debe ser por lo menos 4V.

Plano de la compuerta a estudiar

Figura 1. Circuito esquemático de la compuerta
Descripción del funcionamiento de la compuerta
Para el análisis del funcionamiento de la compuerta de la Figura 1, se consideraron diodos 1N4007 y transistores 2N3904, cuyos parámetros de funcionamiento se especifican en la hoja de datos delfabricante.
Diodo 1N4007
VD= 0.7 V
Transistor 2N3904
VBE= 0.7 V@ Ic= 2 mA
VCE (sat) = 0.3 V@ IC (sat) = 50 mA
VBE (sat) = 0.95 V@ IB= 1 mA

Antes de analizar el comportamiento del circuito se deben calcular las resistencias R4 y R5 que garanticen los valores deseados.
Cuando una o las dos entradas del circuito están a 0 V (nivel bajo), uno o ambos diodos (D1 y D2) conduce, por ende entresus terminales caen 0.7 V, entonces en la base del transistor T1, hay los mismos 0.7 V, haciendo que se polarice. Sin embargo este voltaje no es suficiente para que el diodo (D3) conduzca (D3 se encuentra abierto). El circuito resultante es el que se presenta a continuación.

Figura 2. Circuito empleado para el cálculo de las resistencias R4 y R5.
Con el circuito de la Figura 2, se procedió acalcular las resistencias R4 y R5, bajos ciertas condiciones de operación del transistor T2.
Para el cálculo de la resistencia R4, se asumió la condición de que en la salida del colector (Vo) hubiese 4 V (Salida en alta) y que la corriente que suministrará la compuerta a la salida es (IOHmax), de esta manera la corriente de colector se desprecia.
Como existe una relación entre la corriente dela base y la corriente de colector, entonces la corriente en la base también se hace despreciable; la corriente suministrada por VCC, que pasa a través del diodo D4, y la resistencia R4 es la misma que pasa a través de los 5 kΩ. Para esto asumimos que el transistor está polarizado y la tensión de D4 es 0.7 V.
I=5V-1.4 VR4=0.7 V5000 Ω (1)
De la ecuación (1), se despeja R4
R4=3.6 V*5000Ω0.7V=25.71 kΩ
El valor calculado de R4 garantiza que se cumpla con las condiciones anteriores, sin embargo por cuestiones de diseño, este valor no es único, por esto;
R4≥25.71 kΩ
Para calcular el valor de R5 se asumió que el transistor está saturado, lo que hace que la salida Vo sea de 0.3 V (Salida en bajo). También se asume que la corriente que entra a Vo cuando se conecta a ella otra compuertadel mismo tipo es muy pequeña; entonces toda la corriente de saturación pasa a través de R5. En la siguiente ecuación se presenta el cálculo de la resistencia.
R5=5V-0.3V50 mA=94 Ω
Tomando en consideración que se trata de un diseño el valor de R5 puede tomar varios valores, por eso;
R5≥94Ω
Para el diseño se tomaron valores de R4= 27 kΩ y R5= 100 Ω

Figura 3. Plano de diseño de la compuertaelaborado en Multisim
En la Figura 3, se observa el plano de diseño de la compuerta con las respectivas resistencias, la cual garantizan el correcto funcionamiento de la misma.
A | B | Salida | Rango de tensiones |
0 | 0 | 1 | 4 V≤Vo≤5 V |
0 | 1 | 1 | 4 V≤Vo≤5 V |
1 | 0 | 1 | 4 V≤Vo≤5 V |
1 | 1 | 0 | 0 V≤Vo≤0.3 V |
Tabla 1. Combinación de las entradas y su correspondiente salida y...