Familias tecnologicas ua
Páginas: 18 (4337 palabras)
Publicado: 5 de octubre de 2010
TRABAJO 08
FAMILIAS TECNOLÓGICAS
Ejercicio 1
a) Explicar el funcionamiento de la celda de memoria RAM estática de la figura y dibujar el cronograma en el que se muestre la evolución de las señales DL (datos), WL (selector de bit), y ¬DL (datos negados) durante los procesos de lectura y escritura.
La patilla WL es la de selección de celda y de las líneas de datos son DL y ¬DL (dataline). Partimos de dos inversores acoplados (Q1-Q3 y Q2- Q4) y se añaden otros dos (Q5 y Q6) para habilitar la lectura y escritura. Suponer que se almacena un “1” cuando Q1 está conduciendo y Q2 está cortado.
Selección de celda: La selección de celda se producirá introduciendo un nivel alto (“1”) en WL, provocando ello que los transistores Q5 y Q6 conduzcan y que por lo tanto se pueda leer oescribir en la celda.
Lectura: Tras seleccionar la celda con WL, hará que Q5 y Q6 conduzcan y por lo tanto los valores de los puntos A y B aparezcan en las líneas ¬DL y DL respectivamente.
Escritura: Se empieza seleccionando la celda mediante WL e introduciendo el dato que queremos meter (nivel lógico 1) por DL (1) o por ¬DL (0).
Por ejemplo supongamos que se quiere introducir un “0”, para elloactivaremos WL e introduciremos un “1” por ¬DL y un “0” por DL. Un “0” en BL provoca que la puerta de Q2 se polarice a 0V y por lo tanto dicho Q2 se corte y la VDS=VDD. Dicha tensión se aplica a la puerta de Q1 y por lo tanto VGS1=VDD. Esto provoca que Q1 conduzca y por lo tanto su VDS=0V, reforzando y memorizando el nivel inicialmente introducido de 0V.
El resultado del ejemplo anterior,simplificando los transistores en estado de interruptores cerrados como cableado, es el siguiente:
(La línea roja indica la intensidad que circula entre Vdd y tierra debido a la diferencia de potencial).
El cronograma de escritura es el siguiente:
El cronograma de lectura es el siguiente:
1b) Describe el funcionamiento del circuito de la figura adjunta. Especifica el estado de cada uno delos transistores en función del valor de las entradas Vi (t) y de C.
En la imagen, podemos identificar dos entradas:
* Vi(t) = V in = señal de entrada
* C = control
También identificamos como salida:
* Vo(t)
Aplicando ingeniería inversa y estudiando los diferentes resultados de aplicar todas las entradas posibles al circuito, descubrimos que se trata de un inversor con una líneade control, o lo que comúnmente se conoce como un elemento triestado (three-state).
Es un circuito que, además de poseer los estados H (HIGH) y L (LOW) – nivel alto y bajo respectivamente – posee un tercer estado. En este tercer estado que llamaremos Z se deja la salida flotante o en alta impedancia (sin conexión a ningún voltaje). Es necesario una señal, en este caso C (conocida también como OE= ‘output enable’), para poder activar este estado.
La señal C funciona de la siguiente manera:
C | T n2 | T p1 | Vo(t) |
H | ON | ON | ¬Vi(t) |
L | OFF | OFF | Z |
Las distintas situaciones del circuito atendiendo a las entradas son las siguientes:
*** Para evitar dudas, debemos recordar que los transistores PMOS con nivel bajo en el colector actúan como un interruptor cerrado yabierto en nivel alto y los NMOS de forma inversa (se cierran por nivel alto).
Para Vi(t) = 0 y C = 0: Salida = Z
Para Vi(t) = 0 y C = 1: Salida = H
Para Vi(t) = 1 y C = 0: Salida = Z
Para Vi(t) = 1 y C = 1: Salida = 0
De lo que se deduce la siguiente tabla de verdad:
Vi (t) | C | Vo(t) |
L | L | Z |
L | H | H |
H | L | Z |
H | H | L |
El circuito es representado medianteel siguiente símbolo:
Ejercicio 2
Realiza un informe de entre 2000 y 2500 palabras sobre las nuevas tendencias en el desarrollo de familias tecnológicas. En el informe debes tratar al menos los siguientes aspectos:
• Introducción.
• Familias tecnológicas: denominación de las series, características, ventajas, aplicaciones, etc.
• Herramientas software para el diseño de circuitos...
FAMILIAS TECNOLÓGICAS
Ejercicio 1
a) Explicar el funcionamiento de la celda de memoria RAM estática de la figura y dibujar el cronograma en el que se muestre la evolución de las señales DL (datos), WL (selector de bit), y ¬DL (datos negados) durante los procesos de lectura y escritura.
La patilla WL es la de selección de celda y de las líneas de datos son DL y ¬DL (dataline). Partimos de dos inversores acoplados (Q1-Q3 y Q2- Q4) y se añaden otros dos (Q5 y Q6) para habilitar la lectura y escritura. Suponer que se almacena un “1” cuando Q1 está conduciendo y Q2 está cortado.
Selección de celda: La selección de celda se producirá introduciendo un nivel alto (“1”) en WL, provocando ello que los transistores Q5 y Q6 conduzcan y que por lo tanto se pueda leer oescribir en la celda.
Lectura: Tras seleccionar la celda con WL, hará que Q5 y Q6 conduzcan y por lo tanto los valores de los puntos A y B aparezcan en las líneas ¬DL y DL respectivamente.
Escritura: Se empieza seleccionando la celda mediante WL e introduciendo el dato que queremos meter (nivel lógico 1) por DL (1) o por ¬DL (0).
Por ejemplo supongamos que se quiere introducir un “0”, para elloactivaremos WL e introduciremos un “1” por ¬DL y un “0” por DL. Un “0” en BL provoca que la puerta de Q2 se polarice a 0V y por lo tanto dicho Q2 se corte y la VDS=VDD. Dicha tensión se aplica a la puerta de Q1 y por lo tanto VGS1=VDD. Esto provoca que Q1 conduzca y por lo tanto su VDS=0V, reforzando y memorizando el nivel inicialmente introducido de 0V.
El resultado del ejemplo anterior,simplificando los transistores en estado de interruptores cerrados como cableado, es el siguiente:
(La línea roja indica la intensidad que circula entre Vdd y tierra debido a la diferencia de potencial).
El cronograma de escritura es el siguiente:
El cronograma de lectura es el siguiente:
1b) Describe el funcionamiento del circuito de la figura adjunta. Especifica el estado de cada uno delos transistores en función del valor de las entradas Vi (t) y de C.
En la imagen, podemos identificar dos entradas:
* Vi(t) = V in = señal de entrada
* C = control
También identificamos como salida:
* Vo(t)
Aplicando ingeniería inversa y estudiando los diferentes resultados de aplicar todas las entradas posibles al circuito, descubrimos que se trata de un inversor con una líneade control, o lo que comúnmente se conoce como un elemento triestado (three-state).
Es un circuito que, además de poseer los estados H (HIGH) y L (LOW) – nivel alto y bajo respectivamente – posee un tercer estado. En este tercer estado que llamaremos Z se deja la salida flotante o en alta impedancia (sin conexión a ningún voltaje). Es necesario una señal, en este caso C (conocida también como OE= ‘output enable’), para poder activar este estado.
La señal C funciona de la siguiente manera:
C | T n2 | T p1 | Vo(t) |
H | ON | ON | ¬Vi(t) |
L | OFF | OFF | Z |
Las distintas situaciones del circuito atendiendo a las entradas son las siguientes:
*** Para evitar dudas, debemos recordar que los transistores PMOS con nivel bajo en el colector actúan como un interruptor cerrado yabierto en nivel alto y los NMOS de forma inversa (se cierran por nivel alto).
Para Vi(t) = 0 y C = 0: Salida = Z
Para Vi(t) = 0 y C = 1: Salida = H
Para Vi(t) = 1 y C = 0: Salida = Z
Para Vi(t) = 1 y C = 1: Salida = 0
De lo que se deduce la siguiente tabla de verdad:
Vi (t) | C | Vo(t) |
L | L | Z |
L | H | H |
H | L | Z |
H | H | L |
El circuito es representado medianteel siguiente símbolo:
Ejercicio 2
Realiza un informe de entre 2000 y 2500 palabras sobre las nuevas tendencias en el desarrollo de familias tecnológicas. En el informe debes tratar al menos los siguientes aspectos:
• Introducción.
• Familias tecnológicas: denominación de las series, características, ventajas, aplicaciones, etc.
• Herramientas software para el diseño de circuitos...
Leer documento completo
Regístrate para leer el documento completo.