Flip Flop
Un Flip‐Flop es un componente de memorización. Tiene dos salidas, siendo una la inversión de la
otra. Comprende una o varias entradas que determinan el paso del Flip‐Flop de un estado a otro.
La importancia de los flip‐flops radica en la posibilidad de conservar inalterado, por intervalos finitos de tiempo, el estado lógico de sus salidas. Las características principales de un flip‐flop son:
• los dos valores lógicos de salida "0" y "1" son seleccionables mediante dos distintos
ingresos.
• el valor lógico de salida permanece estable, también después de que las señales de
ingreso han desaparecido.
Los tipos de FF más importantes son:
• Flip‐Flop de tipo S‐R
• Flip‐Flop de tipo J‐K • Flip‐Flop de tipo D
• Flip‐Flop de tipo T
La salida de un FF puede adoptar tres diferentes estados:
Estado anterior: Corresponde al estado precedente. Al comienzo de la simulación, el
estado anterior es el estado inicial de las señales.
Estado inverso: Corresponde al estado inverso al estado anterior.
Estado prohibido: Estado inestable de valor prohibido.
Flip‐Flop SR (sin reloj)
Un Flip‐Flop SR permite controlar el estado lógico de una señal de salida. Tiene dos entradas, S y R.
S es llamada SET (Configurar) y R es llamada RESET (Clear o Restablecer). Si las dos señales de
entrada están en 0, la salida Q se queda en su estado anterior. Si la señal de entrada S está en 0 y la señal R está en 1, la señal de salida Q es puesta en 0. Si se invierten los valores de las señales de
entrada, la señal de salida Q es puesta en 1. Las dos señales de entrada no pueden estar en 1 al
mismo tiempo.
Entradas
Salidas
Q
0
0
Q
0
1
0
1
1
0
1
0
1
1 Prohibido Prohibido
Flip‐Flop SRT (sin reloj)
Un Flip‐Flop SRT permite a una señal de salida pasar a un estado lógico cuando es dada una señal
de activación. Si la señal de activación T está en 1, el Flip‐Flop SRT funciona como un Flip‐Flop SR
sin reloj. Si la señal de activación T está en 0, la señal de salida Q mantiene su estado. El estado de
la señal de salida Q negada es la inversión de Q.
Entradas
Salidas
Q
x x 0
Q
Q
0 0 1 Q
0 1 1
0
1
1 0 1
1
0
1 1 1 Prohibido Prohibido
Flip‐Flop D (sin reloj)
Un Flip‐Flop D permite memorizar una señal booleana cuando es dada una señal de activación.
Cuando la señal de activación E está en 0, las señal de salida mantiene su estado anterior. Cuando la señal de activación E está en 1, la señal de salida Q es puesta en 1 si D está en 1 y es puesta en 0
si D está en 0. El estado de la señal de salida Q negada es la inversión de Q.
Entradas Salidas
x
0
1
0
1
1
Q
0
1
Q
1
0
Flip‐Flop JK (sin reloj)
Un Flip‐Flop JK permite activar o desactivar una señal de salida así como también conservar o
invertir su estado anterior. Si las dos señales de entradas J y K están en 0, la señal de salida Q se
queda en su estado anterior. Si las dos señales J y K están en 1, las señales de salida invierten sus
valores (Q toma el valor de Q negado y Q negado toma el valor de Q). Si la señal J está en 1 y la señal K está en 0, la señal de salida Q toma el valor 1. Si la señal J está en 0 y la señal K está en 1, la
señal de salida Q toma el valor 0. El estado de la señal de salida Q negado es la inversión de Q.
Entradas Salidas
0
0
1
1
0
1
0
1
Q
0
1
Q
Q
1
0
Q
Flip‐Flop T (sin reloj)
Un Flip‐Flop T permite mantener o invertir el estado anterior de una señal. Si la señal T está en 0, ...
Regístrate para leer el documento completo.