Flip-Flop
Páginas: 7 (1687 palabras)
Publicado: 11 de octubre de 2012
El Flip-flop
En la electrónica , un flip-flop o pestillo es un circuito que tiene dos estados estables y se pueden utilizar para almacenar información de estado. El circuito se puede hacer para cambiar el estado de las señales aplicadas a una o más entradas de control y tendrá una o dos salidas. Es el elemento básico de almacenamiento en la lógica secuencial . Flip-flops y los cierres son uncomponente fundamental de electrónicos digitales utilizados en los sistemas de computadoras, comunicaciones y muchos otros tipos de sistemas. Flip-flops y pestillos se utilizan como elementos de almacenamiento de datos. Almacenamiento de datos puede ser utilizada para el almacenamiento de estado , y tal circuito se describe como la lógica secuencial . Cuando se utiliza en una máquina de estadofinito , y la salida del siguiente estado no sólo dependen de su corriente de entrada, sino también en su estado actual (y por lo tanto, las entradas anteriores). También puede ser utilizado para el recuento de impulsos, y para la sincronización variable-cronometrados señales de entrada a alguna señal de temporización de referencia.
Los flip-flops pueden ser simples (transparente u opaco)o reloj (sincrónico o borde activada-);. los simples se denominan comúnmente pestillos [ 1 ] La palabrapestillo se utiliza principalmente para elementos de almacenamiento, mientras que los dispositivos sincronizadas se describen como flip -flops .
Flip-flop tipo
Los flip-flops se pueden dividir en tipos comunes: la SR ("set-reset"), D ("datos" o "retraso" ), T ("palanca"), y JK tipos son los máscomunes. El comportamiento de un tipo particular pueden ser descritos por lo que se denomina la ecuación característica, que se deriva el "siguiente" (es decir, después de que el siguiente pulso de reloj) de salida, [pic]en términos de la señal de entrada (s) y / o la salida de corriente,[pic]
Configuración sencilla restablecimiento pestillos
SR NOR cierre
Cuando se utilizapuertas estáticas como bloques de construcción, el seguro más importante es el simple latch SR, donde S y R representan conjunto y restablecer. Puede ser construido a partir de un par de acoplamiento cruzado NOR puertas lógicas . El bit almacenado está presente en la salida marcada P.
Mientras que las entradas S y R son bajos, retroalimentación mantiene la Q y Q salidas en un estado constante, conla Q el complemento de P. Si S ( Set ) es pulsada de alta, mientras que R ( reinicio ) se mantiene baja, entonces la salida Q es forzado alto, y permanece alta cuando S vuelve a baja, de manera similar, si R es pulsada de alta mientras que S se mantiene baja, entonces la salida Q es forzado bajo, y se mantiene baja cuando R devuelve a bajo.
Un latch SR, construido a partir de un par deacoplamiento cruzado NI puertas (una imagen animada). Rojo y negro significa lógico '1 'y '0', respectivamente.
|SR operación de Flip Flop [ 17 ] |
|Tabla de características |La excitación de mesa | |
|S |R |
Cerrojo JKEl pestillo de JK es mucho menos utilizado que el flip-flop JK . El pestillo de JK sigue a la tabla de estado siguiente:
|Pestillo de JK tabla de verdad |
|J |K |
Pestillo cerrada D
Un cierre transparente tipo D sobre la base de un SR latchNAND
Un pestillo cerrado D sobre la base de un SR NOR cierre
Este pestillo explota el hecho de que, en las dos combinaciones de entrada activas (01 y 10) de un pestillo SR cerrada, R es el complemento de S. La etapa NAND de entrada convierte la entrada de dos estados D (0 y 1) a estos dos entrada combinaciones para el próximo SR pestillo invirtiendo la señal de...
En la electrónica , un flip-flop o pestillo es un circuito que tiene dos estados estables y se pueden utilizar para almacenar información de estado. El circuito se puede hacer para cambiar el estado de las señales aplicadas a una o más entradas de control y tendrá una o dos salidas. Es el elemento básico de almacenamiento en la lógica secuencial . Flip-flops y los cierres son uncomponente fundamental de electrónicos digitales utilizados en los sistemas de computadoras, comunicaciones y muchos otros tipos de sistemas. Flip-flops y pestillos se utilizan como elementos de almacenamiento de datos. Almacenamiento de datos puede ser utilizada para el almacenamiento de estado , y tal circuito se describe como la lógica secuencial . Cuando se utiliza en una máquina de estadofinito , y la salida del siguiente estado no sólo dependen de su corriente de entrada, sino también en su estado actual (y por lo tanto, las entradas anteriores). También puede ser utilizado para el recuento de impulsos, y para la sincronización variable-cronometrados señales de entrada a alguna señal de temporización de referencia.
Los flip-flops pueden ser simples (transparente u opaco)o reloj (sincrónico o borde activada-);. los simples se denominan comúnmente pestillos [ 1 ] La palabrapestillo se utiliza principalmente para elementos de almacenamiento, mientras que los dispositivos sincronizadas se describen como flip -flops .
Flip-flop tipo
Los flip-flops se pueden dividir en tipos comunes: la SR ("set-reset"), D ("datos" o "retraso" ), T ("palanca"), y JK tipos son los máscomunes. El comportamiento de un tipo particular pueden ser descritos por lo que se denomina la ecuación característica, que se deriva el "siguiente" (es decir, después de que el siguiente pulso de reloj) de salida, [pic]en términos de la señal de entrada (s) y / o la salida de corriente,[pic]
Configuración sencilla restablecimiento pestillos
SR NOR cierre
Cuando se utilizapuertas estáticas como bloques de construcción, el seguro más importante es el simple latch SR, donde S y R representan conjunto y restablecer. Puede ser construido a partir de un par de acoplamiento cruzado NOR puertas lógicas . El bit almacenado está presente en la salida marcada P.
Mientras que las entradas S y R son bajos, retroalimentación mantiene la Q y Q salidas en un estado constante, conla Q el complemento de P. Si S ( Set ) es pulsada de alta, mientras que R ( reinicio ) se mantiene baja, entonces la salida Q es forzado alto, y permanece alta cuando S vuelve a baja, de manera similar, si R es pulsada de alta mientras que S se mantiene baja, entonces la salida Q es forzado bajo, y se mantiene baja cuando R devuelve a bajo.
Un latch SR, construido a partir de un par deacoplamiento cruzado NI puertas (una imagen animada). Rojo y negro significa lógico '1 'y '0', respectivamente.
|SR operación de Flip Flop [ 17 ] |
|Tabla de características |La excitación de mesa | |
|S |R |
Cerrojo JKEl pestillo de JK es mucho menos utilizado que el flip-flop JK . El pestillo de JK sigue a la tabla de estado siguiente:
|Pestillo de JK tabla de verdad |
|J |K |
Pestillo cerrada D
Un cierre transparente tipo D sobre la base de un SR latchNAND
Un pestillo cerrado D sobre la base de un SR NOR cierre
Este pestillo explota el hecho de que, en las dos combinaciones de entrada activas (01 y 10) de un pestillo SR cerrada, R es el complemento de S. La etapa NAND de entrada convierte la entrada de dos estados D (0 y 1) a estos dos entrada combinaciones para el próximo SR pestillo invirtiendo la señal de...
Leer documento completo
Regístrate para leer el documento completo.