Flip

Flip-Flop J-K
El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de sincronismo.




Si J y K son ambos low (bajo), entonces no se produce cambio alguno.Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar tambien como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra unuso extensivo en los contadores binarios.

FLIP - FLOP : Flip-Flop RS
Final del formulario
El flip-flop RS es un dispositivo asíncrono. No opera en conjunción con un reloj o dispositivo de temporización. El flip-flop RS síncrono opera en conjunción con un reloj, en otras palabras opera sincronizadamente. Su símbolo lógico se muestra a continuación. Es igual a un flip-flop RS añadiéndole unaentrada de reloj.

Figura 3: Símbolo de un flip-flop SR síncrono
El flip-flop RS síncrono puede implementarse con puertas NAND. En las siguientes ilustraciones vemos primero como se añaden dos puertas NAND al flip-flop RS para construir un flip-flop RS síncrono. Las puertas NAND 3 y 4 añaden la característica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operación del flip-flopRS síncrono.
El modo de mantenimiento se describe en la primera línea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este modo también puede llamarse de "inhabilitación" del FF. La línea 2 es el modo de reset.
La salida normal Q se borrará cuando un nivelALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0 inmediatamente, esperará hasta que el pulso del reloj pase del nivel BAJO al ALTO, y entonces se pone a 0. La línea 3 de la tabla describe el modo set del flip-flop. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la salida Q a 1.
La línea 4 dela tabla de verdad es una combinación "prohibida" todas las entradas están en 1, no se utiliza porque activa ambas salidas en el nivel ALTO.
Modo de operación
ENTRADAS
SALIDAS

CLK
S
R
Q
Q
Mantenimiento

0
0
No cambia
Reset

0
1
1
1
Set

1
0
1
0
Prohibido

1
1
1
1

FLIP - FLOP : Flip-Flop RS
Final del formulario
Principio del formulario
Final del formulario
FLIP-FLOPS RSEste es el flip - flop básico, su símbolo es el siguiente:

Figura 1: Símbolo lógico de un flip-flop SR
El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, lasalida Q es la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lógicas. A continuación mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop SR

Modo de operación
Entradas
Salidas

R
S
Q
Q
Prohibido
0
0
1
1
Set
0
1
1
0
Reset
1
0
0
1Mantenimiento
1
1
No cambia


Terminales del Temporizador 555
Pin 1- Tierra o masa: ( Ground ) Conexión a tierra del circuito (a polo negativo de la alimentación).
Pin 2- Disparo: ( Trigger ) En este pin es donde se establece el inicio del tiempo de retardo, si el 555 es configurado como monostable. Este proceso de disparo ocurre cuando este pin va por debajo del nivel de 1/3 del voltaje de...