FPGA

ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

SISTEMAS DIGITALES

DISPOSITIVOS FPGA

NOMBRE: DARÍO LOACHAMÍN
GRUPO 2
2013 - A
FPGAs
Los FPGA (Field Programmable Gate Array) son circuitos lógicos programables directamente por el usuario, lo cual requiere de herramientas de costo relativamente bajo, como lo son el software de desarrollo y el dispositivograbador. La grabación o programación de uno de estos dispositivos se puede llevar a cabo en milisegundos.
Los FPGA son muy utilizados por fabricantes que producen tecnología a baja escala, como por ejemplo diseñadores de equipos de propósito específico, los cuales no pueden justificar la producción de ASICs por los bajos volúmenes de dispositivos que venden. Los FPGAs tienen una funcionalidadsimilar, a costos menores y con una velocidad ligeramente menor. También los FPGAs se utilizan como prototipos, los cuales se pueden depurar y permiten refinar el diseño. Con el software de diseño se puede simular en hardware antes de mandar a fabricar el ASIC correspondiente
1.3.3.1 Arquitectura general de un FPGA

Un FPGA consiste en arreglos de varios bloques programables (bloques lógicos)los cuales están interconectados entre sí y con celdas de entrada/salida mediante canales de conexión verticales y horizontales, tal como muestra la figura 1.20. En general, se puede decir que posee una estructura bastante regular, aunque el bloque lógico y la arquitectura de rutado varía de un fabricante a otro.

Figura 1.20: Arquitectura básica de un FPGA

La estructura de un FPGA,comparada con la de una CPLD, es mucho más regular, y se encuentra más orientada a diseños que manejan mayores transferencias de datos y registros, en tanto que las CPLD implementan más efcientemente diseños con una parte combinacional más intensa. La figura 1.21 muestra a primera vista la diferente estructura de ambos dispositivos.

Figura 1.21: Esquema de bloques de la arquitectura interna de unaCPLD y una FPGA
Como hemos visto, la arquitectura de una CPLD es una agrupación de PALs o GALs, interconectadas entre sí. Cada bloque lógico tiene su propia parte combinacional que permite realizar un gran número de funciones lógicas programables, más un biestable asociado al pin de entrada/salida en caso de encontrarse habilitado. La arquitectura de la FPGA cuenta también con un bloque lógico conuna parte combinacional y una parte secuencial. La parte combinacional es mucho más simple que la de una de las PAL interna de una CPLD. La parte secuencial posee uno o dos biestables, que no están generalmente asociados a un pin de entrada salida, pues los bloques lógicos se distribuyen regularmente en todo el dispositivo.
1.3.3.2 Bloques Lógicos
El bloque lógico consta de una partecombinacional, que permite implementar funciones lógicas booleanas, más una parte secuencial que permite sincronizar la salida con una seña de reloj externa e implementar registros.
La parte combinacional varía de un fabricante a otro. A continuación, explicaremos dos de ellas, representativas porque poseen unas prestaciones opuestas.
• Bloque lógico basado en LUT (look-up table): Una LUT es uncomponente de células de memoria SRAM que almacena una tabla de verdad. Las direcciones de las células son las entradas de la función lógica que queremos implementar, y en cada celda de memoria se guardan el resultado para una de las combinaciones de las entradas. En una LUT de n x 1 es posible implementar cualquier función lógica de n entradas. Veamos un ejemplo. Supongamos que queremos implementar lafunción lógica de tres entradas f = X . Y + Z. La figura 1.22 indica cuál debe ser el contenido de una LUT de 8 x 1.

Figura 1.22: Ejemplo de implementación de una función lógica de tres entradas en una LUT de 8 x 1
• Bloque lógico basado en multiplexores: El bloque lógico basado en multiplexores, como el de la figura 1.23, se caracteriza porque requiere mucha menos lógica que el anterior...