fpga

CPLD Y FPGA.

Dispositivos lógicos configurables y programables.
Introducción.
Una variedad de dispositivos esta disponible para la implementación de los diseños de
lógica digital. La Fig. 1.1 muestra la clasificación general de tecnologías de Lógica
Digital.

Fig. 1.1. Clasificación de las tecnologías de Lógica Digital.

Los circuitos integrados (chips) estándar tales como SSI y MSITTL y CMOS realizan
funciones fijas (registro, decodificador, multiplexor, etc.) definidas por el fabricante.
Pero se puede construir chips que tienen una circuitería que puede ser configurada por
el usuario para implementar un amplio rango de circuitos lógicos diferentes.
Lógica Programable y Circuitos Integrados de Aplicación Específica (ASICs) son
circuitos integrados cuya función interna esdefinida por el usuario. Los PLDs (SPLDs),
FPGAs y CPLDs requieren la configuración o programación por parte del usuario para
realizar la operación deseada. Los ASICs son configurados por los fabricantes pero
con las funciones definidas por el usuario.

La Fig. 1.2 muestra la relación entre costo y tiempo de desarrollo de un nuevo
producto y su velocidad, densidad y volumen de laproducción.
El desarrollo de un diseño como producto Full Custom VLSI puede requerir algunos
años de esfuerzo para diseñar y probar el dispositivo. Un trabajo tan caro solo se
justifica para un volumen muy grande de dispositivos.
1

Los circuitos integrados de los microprocesadores y las memorias RAM usadas en
computadoras personales son ejemplos de dispositivos Full Custom.

Fig. 1.2. Relacionesde tecnología de lógica digital.

Los dispositivos ASICs requieren algunos meses para su desarrollo y demandan
esfuerzo adicional por parte de usuario para su prueba. Cualquier error en el diseño
del chip va a conducir a una demora y costo adicional.
Pero para los productos con largo tiempo de uso y grandes volúmenes de producción
este método tiene un costo por unidad mas bajo que CPLDs oFPGAs.
Aunque últimamente más altas densidades, más altas velocidades y ventajas del
costo han permitido el uso de CPLDs y FPGAs en una amplia variedad de diseños.
Los diseños con CPLDs y FPGAs requieren típicamente algunas semanas de trabajo
de los ingenieros en vez de meses o años.
Los diseños ASICs y Full Custom aceptan frecuencias de Clock más rápidas y usan
menores áreas del chip que CPLDsy FPGAs ya que ellos son “hardwired” y, por lo
tanto, no tienen retardos de interconexión programable. Pero para la mayoría de los
diseños la frecuencia de Clock del rango de 50 ÷ 400 MHz que usan CPLDs y FPGAs
es suficiente.
Los CI de Lógica Programable pueden ser clasificados de la siguiente manera:
-

PLDs (Dispositivos Lógicos Programables Simples):
ROM (AND – fijo, OR – programable)PAL (AND – programable, OR – fijo)
PLA (AND – programable, OR – programable)

-

CPLD (Dispositivos Lógicos Programables Complejos)

-

FPGA (Arreglos de Puertas Programables por Campos).
2

Los PLDs son un conjunto de puertas AND cuyas salidas son conectados a un
conjunto de puertas OR.

El tamaño de CPLDs y FPGAs se describe típicamente en función de máximo número
de puertasNAND de dos entradas. Puerta NAND de dos entradas se utiliza como
unidad de tamaño estimada.

Los CPLDs y FPGAs comerciales están disponibles en varios tipos de
empaquetamientos.

a.

b.

c.

Fig. 1.3. Ejemplos de tipos de empaquetamiento de los CPLD y FPGA.

a. Altera MAX CPLD esta empaquetado como PLCC (plastic-leaded chip carrier).

b. Altera FLEX FPGA esta empaquetado como PQFP(plastic quad flat pack).
Existe una variación de este tipo de empaquetamiento TQFP (thin quad flat pack).

3

c. Xilinx FPGA esta en paquete PGA (pin grid array) que puede tener mas de cien
pines.

Y hay un nuevo tipo de empaquetamiento conocido como BGA (ball grid array).
BGA es similar a PGA pero los pines largos son remplazados por pequeñas bolitas.
Este tipo de empaquetamiento...