Gugjgh

Arquitectura de computadores

Guillermo Priego Blanco – 100275919

PARTE I
3.1
App 1

Se realiza escrituras en memoria por bloque, accediendo únicamente a 15 de los 32 bloques de la cache. En total realizan 2048 accesos para escritura, de los cuales 2032 son aciertos, es decir, se obtiene una tasa de acierto del 99.219. Esta primera aplicación va accediendo varias veces a una mismapalabra, después accede a otra palabra de mismo bloque situada 8 posiciones más allá, por tanto tiene buena localización espacial y temporal, puesto que se va accediendo muchas veces a un mismo bloque en momentos muy seguidos.

App2

Este segundo programa vuelve a hacer escrituras únicamente, pero en este caso aunque se mantiene el número de de accesos a memoria, el porcentaje de acierto bajahasta un 75%. En esta segunda aplicación observamos que hay cierta localidad espacial, aunque muy mala comparada con la anterior, puesto que en este casos solo se realizan cuatro accesos sobre el mismo bloque. En cambio carece de localidad temporal, puesto que no se vuelve a acceder en ninguna ocasión a las mismas posiciones de memoria.

App 3

Para esta última aplicación la tasa de aciertosdisminuye en gran cantidad quedándose en un 1,6602%. Esta aplicación accede a posiciones muy separadas en memoria y que no pertenecen al mismo bloque de la cache, por lo que no se conserva la localidad espacial. Además como se accede a posiciones muy diferentes y no se vuelve a acceder a la misma posición de memoria en ningún momento cercano, se pierde toda la localidad temporal. Esa pérdida delocalidad, hace que la tasa de acierto en la cache baje muchísimo, y se tenga que sobrescribir los bloques de la cache continuamente, perdiendo el sentido del uso de la cache.

3.2
32 conjuntos 16 conjuntos

8 conjuntos

4 conjuntos

2 conjuntos

1 conjuntos

Disminuyendo el número de conjuntos aumentamos el número de vías por con conjunto, y con ello la asociatividad y se reduce el númerode conflictos en la cache. Eso permite que cuando se reduzca el número de conjuntos el numero de fallos disminuya, pasando de uno 8% de fallo en el primer caso a un 0.2% en el segundo. Pero se llega a un punto, en el que aumentar el número de vías por conjunto, no se consiguen mejoras en la tasa de fallos, en el caso del ejemplo dicho punto, se encuentra en 8 conjuntos, manteniéndose la tasa defallos con un número mayor de vías constante.

3.3
1 y 2.Puesto que para la configuración con tamaño de bloque de 1KB en memoria caché solo tendríamos dos bloques, si utilizamos correspondencia directa obtenemos el mismo resultado, que en el caso de usar una función asociativa por conjuntos de 1 vía. En dicho caso la tasa de fallos que obtendríamos sería de un 31,56%. En cambio si lo queutilizamos es una función de mapeo totalmente asociativa los resultados para las diferentes políticas de reemplazo son: Aleatoria = 17,47% LRU = 13,53% FIFO = 17,12% LFU = 13,86%

A su vez, en caso de utilizar un tamaño de bloque de 2KB, la caché estaría formada por un único bloque, lo que originaría que cualquier tipo de política de reemplazo y de función de mapeo obtenga los mismos resultados. Dadocomo resultado una tasa de fallos del 54,15%. Por ello, la mejor configuración que se ajusta a la traza SWM es la configuración en la que utilizamos un tamaño de bloque de 1KB y una política de reemplazo LRU.

3.No sería posible obtener una tasa de aciertos del 100%, pese a tener recursos ilimitados. Esto se debe a que el primer acceso a memoria que realizaremos producirá un fallo caché, puestoque ella se encuentra vacía. En caso de que el programa accediese siempre a la misma posición de memoria, aproximaría bastante la tasa de aciertos al 100%, pero en ningún caso podría alcanzarse este valor. En el caso de utilizar recursos hardware ilimitados, únicamente eliminamos los posibles fallos de capacidad y por colisiones. Este último tipo de fallo se evitaría debido a que a cada bloque de...