GUIA DE PROBLEMAS 2P CIRCUITOS LOGICOS

Problema 1 Dado el siguiente diagrama de compuertas lógicas, obtenga la señal resultante de insertarlas señales AB y C en el mismo.


Problema 2 Obtenga el cronograma resultante de lasseñales que se le muestran para un Flip Flop D.










Problema 2.



Problema 3. Obtenga la señal resultante de las señales que se le muestrandonde se utiliza un Flip Flop J K













Problema 4 Obtenga el cronograma resultante de las señales que se le muestran para un Flip Flop D.





Problema 5. Obtenga la señalresultante de las señales que se le muestran donde se utiliza un Flip Flop J K











Problema 6. Obtenga la señal resultante de la señal que se le muestra donde se utiliza un Flip Flop D, conQ0= 0.










Problema 7. Obtenga la señal resultante de las señales que se le muestran en el diagrama de tiempo, donde se utiliza un Flip Flop J K.









Problema 8. Obtenga la señalresultante de las señales que se obtiene de la salida de un EX – OR cuando a este se le introduce señales idénticas.












Problema 9. Obtenga la señal resultante de lasseñales que se le muestran donde se utiliza un Flip Flop J K, con Preset y Clear.




Problema 10. Obtenga la señal resultante de las señales que se le muestran donde se utiliza un Flip Flop J K,con Preset y Clear.

Problema 11. Obtenga la expresión mínima de los diagramas siguientes.



Problema 12. Obtenga los niveles lógicos para obtener un resultado x=1.



Problema 13. Dadaslas siguientes expresiones de suma de productos Salientes, (SOP). Obtenga el circuito lógico que las género. A’B’C’ + A’BC’ + AB’C’ + AB’C.


Problema 14. Dadas las siguientes señales de tiempode SET y RESET, obtenga la salida Q. para Q 0 = 0.






Problema 15. Dadas las siguientes señales de tiempo de SET y RESET, para un Flip Flop sincronizado obtenido de un latch Nand,...