Guias CEII P1

UNIVERSIDAD PARTICULAR CATÓLICA DE SANTA MARÍA DE AREQUIPA

PROGRAMA PROFESIONAL DE INGENIERÍA MECANICA, MECANICA ELECTRICA Y
MECATRONICA
CÓDIGO:
ASIGNATURA:

4E06035
CIRCUITOS ELECTRONICOS II

PRIMERA FASE: LOGICA COMBINACIONAL

MEDIDA DE PARÁMETROS DE LAS PUERTAS LOGICAS

GUÍA DE LABORATORIO NRO 01

Docente(s):
Ing. Sergio Mestas Ramos.

Fecha: 2015.08.18.

I.

OBJETIVO:


Analizar lascaracterísticas electrónicas de las compuertas lógicas TTL y CMOS

II. MARCO TEORICO:
FAMILIA TTL (LÓGICA DE TRANSISTOR - TRANSISTOR)
- Esta fue la primera familia de éxito comercial, se utilizó entre 1965 y 1985. Los circuitos
TTL utilizan transistores bipolares y algunas resistencias de polarización. La tensión
nominal de alimentación de los circuitos TTL son 5 V DC.
o Niveles Lógicos TTL
o En elestudio de los circuitos lógicos, existen cuatro especificaciones lógicos
diferentes: VIL, VIH, VOL y VOH.
- En los circuitos TTL, VIL es la tensión de entrada válida para el rango 0 a 0.8 V que
representa un nivel lógico 0 (BAJO). El rango de tensión VIH representa la tensiones
válidas de un 1 lógico entre 2 y 5 V. El rango de valores 0.8 a 2 V determina un
funcionamiento no predecible, por lo tantoestos valores no son permitidos. El rango de
tensiones de salida VOL, VOH se muestra en la figura 1.

o

-

Fig.1 Rango de Tensiones de Entrada y Salida

Puertas lógicas de la familia TTL
Configuraciones de Salida en las Compuertas TTL
Las compuertas TTL tienes tres tipos de configuraciones de salida:
 Salida de Colector Abierto.
 Salida de Poste Totémico.
 Salida de Tres Estados.
Compuerta conSalida de Colector Abierto
 La compuerta básica TTL fue una modificación DTL. La figura de la compuerta
citada se muestra en la figura 2.

Laboratorio de Circuitos Electrónicos II - PPIMMEYM

Sexto Semestre UCSM

2015

Fig. 2 Compuerta NAND TTL de colector abierto
-

-

-

La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto,
cuando el transistor Q3 está encorte.
Si cualquiera de los niveles lógicos de entrada es cero, la juntura base-emisor en Q1
se polariza directamente. Por consiguiente, la tensión en la base Q1 es igual a:
0.2 V(Tensión de entrada) + 0.7(VbeQ1) = VbQ1 = 0.9 V
El transistor Q3 comienza a conducir cuando la suma de las caídas de tensión de
VbcQ1, VbeQ2 y VbeQ3 sean superiores a 1.8 V. Como la tensión en VbQ1 es 0.9.V, el
transistor Q3queda en estado de corte. Por lo tanto, sí se conecta una resistencia al
colector, la tensión de salida será un 1 lógico.
Si todos los niveles lógicos de entrada son 1, los transistores Q2 y Q3 se saturan
debido a que la tensión en la base de Q1 es superior a la suma de las caídas de
tensión VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida es igual a cero lógico
(0).
Compuerta con Salida de TipoTotémico (Totem Pole)
Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta
impedancia se compone de una resistencia más una capacitancia. La capacitancia se
carga exponencialmente de bajo a alto según la constante de tiempo RC, cuando el
transistor de salida pasa de bajo a alto. La diferencia entre una compuerta de colector
abierto y una de tipo totémico radica enel transistor Q4 y el diodo D1.

Fig. 3 Compuerta TTL de salida tipo totémico
-

La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta
de colector abierto. La ecuación siguiente expresa el valor de la tensión en el colector
de Q2:

Ing. Sergio Mestas R.

Arequipa

2015

Laboratorio de Circuitos Electrónicos II - PPIMMEYM

-

-

-

Sexto Semestre UCSM

2015

0.7(VbeQ3) +0.2 V(VceQ2) = VcQ2 = 0.9 V
Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:
0.6 V(VbeQ4) + 0.6 V(VD1) < 0.11 V(VcQ2 ó VbQ4)
Ya que VcQ2 = VbQ4 . Por lo tanto Q4 está en corte. El diodo se coloca para provocar
una caída en el lazo y asegurar el corte de Q4 con Q3 saturado.
En una transición de estado lógico 1 en la salida por causa de cambio en la entrada a
0, los transistores Q2 y...