Hfggfd

SEGUNDA ACTIVIDAD EVALUABLE
1: Asignatura:

FUNDAMENTOS de SISTEMAS DIGITALES
Diseño, Implementación y Simulación de un Circuito en Lógica
Secuencial

2: Título de la Actividad:

3: Datos personales:
- Nombre y Apellidos:
- DNI:
- Centro asociado:
4: Código de la actividad que le ha correspondido realizar: A-E-2-035
5: Enunciado.
Enunciado A-E-2-035
Esta actividad consiste en eldiseño e implementación en el un circuito secuencial que consta de
tres bloque funcionales que realizan funciones claramente diferentes. El primer bloque consiste en
construir un reloj con el circuito de tiempo 555 funcionando como astable. El segundo bloque
consiste en obtener, a partir de este reloj, una onda cuadrada de mayor periodo y, por ultimo, el
tercer bloque consiste en construir unautómata finito controlado por el tren de pulsos anterior y que
actúe de una forma u otra en función de si este pulso está en alta o en baja. Por tanto, el esquema a
nivel de diagrama de bloques del circuito a diseñar y simular es el de la siguiente figura:

Reloj
555

Reloj

t 1 t2

Generador
de la señal
de control,
x

x

Circuito
secuencial
de 2 bits

Q1
Q0

T

Reloj
Xtm = 4T

tm = 4 T

Diseñe el sistema lógico secuencial de la figura para que el circuito secuencial de 2 bits
realice las siguientes funciones:
- Si x=1 no cambia de estado. Es decir, permanece en el mismo estado con independencia
del estado en el que se encuentre.
- Si x=0 y está en el estado 01 ó en el estado 10 ó en el estado 11 pasa al estado 00 y si
está en el estado 00 pasa alestado 10.

Apellidos, nombre:
DNI:

1/8

Fundamentos de Sistemas Digitales

A-E-2-035

6: Realización del diseño y explicación de los pasos seguidos para la realización del diseño
de los distintos bloques funcionales.
El circuito secuencial pedido en la práctica lo podemos dividir en 3 bloques, el primero
correspondiente al generador de reloj, el segundo el generador de señal decontrol y el
ultimo el circuito secuencial de 2 bit. El diseño y la explicación de cada bloque ha sido el
siguiente:
• Generador de Señal de Reloj: Este circuito consta principalmente del integrado 555 en
modo de funcionamiento astable, conectando como se muestra en el siguiente esquema:

Aquí para el diseño del circuito se debe de tener en cuenta los valores de los
componentes, para ser masexactos los valores de RA, RB y C. Modificando estos
valores podemos variar la frecuencia de oscilación, así como la duración de la señal en
alta y en Baja. Se ha optado a utilizar esta opción con el diodo en paralelo con RB para
que la corriente de carga pase a través de RA y D, mientras que la corriente de descarga
es a través de RB, con lo cual si ponemos ambos valores iguales tendremos unaseñal
casi simétrica (despreciando la resistencia que opone el diodo en conducción),
quedándonos las formulas de tiempo de carga (t1) y tiempo de descarga (t2)
independiente una de otra:
t1 ≈ 0,69·RA·C
t2 ≈ 0,69·RB·C
T = ≈ t1+t2 = ≈ 0,69(RA+RB)·C
Al final he optado por tomar un valor de RA de 10KΩ y un valor de RB de 10KΩ y el
valor del condensador he puesto el valor de 10nF, obteniendolos siguientes resultados:
t1 ≈ 0,69·10·103·10·10-12 ≈ 69μSeg.
t2 ≈ 0,69·10·103·10·10-12 ≈ 69μSeg.
T ≈ t1+t2 ≈ 69+69 ≈ 138μSeg.
Con lo cual usando estos valores podemos decir que tenemos casi un ciclo de trabajo
del 50%, y una frecuencia de 7,24KHz.
En la práctica he obtenido un t1≈ 88μSeg. y t2≈ 69μSeg.

Apellidos, nombre:
DNI:

2/8

Fundamentos de Sistemas Digitales

A-E-2-035

•Generador de la Señal de Control: Para realizar este generador se realiza con un
contador uso el SN74393 como recomiendan en la guía de estudio. Este bloque es
simple de implementar, puesto que para realizar lo que indica el enunciado simplemente
se debe de coger la salida QC del contador, puesto que esta salida estará a 1 cada 4
pulsos de entrada, quedando el esquema de la siguiente...