Hola

CAPITULO V.
5 CIRCUITOS DIGITALES COMBINACIONALES MSI.
Los circuitos digitales MSI (mediana escala de integración) son bloques
completos que ejecutan una función específica. Están hechos internamente con muchas
compuertas básicas y universales con un rango aproximado de 12 a 99 compuertas
discretas, obteniendo así, el beneficio de ahorro de costo y espacio a la hora de hacer
undiseño digital. Dentro de estos módulos se pueden mencionar: Decodificadores,
Codificadores, Multiplexores, Sumadores, Comparadores, Generadores de Paridad.
5.1. Decodificadores.
Son circuitos integrados digitales combinacionales que poseen n líneas de
entrada y, a lo sumo, 2
n
líneas de salida, además de poseer una o más líneas de
entrada para la habilitación del bloque; las cuales puededesactivar todas las líneas de
salida. La característica fundamental de este circuito es que solamente activa una línea
de salida, por cada combinación binaria en las líneas de entrada. También pueden ser
especificados atendiendo a la relación: 1 de m; donde m es la cantidad de salidas.
Figura 5.1. Decodificador genérico de n a 2
n
y su respectiva tabla de funcionamiento.Decodificador
n 2
n
.
.
.
.
.
O0
O1
O2
O2
n
-1
.
.
.
.
X0
X1
X
n-1
E
E Xn-1. .... X2 X1 X0 O2
n
-1
...... O7 O6 O5 O4 O3 O2 O1 O0
1 0 .........0 0 0 0 ........ 0 0 0 0 0 0 0 1
1 0 .........0 0 1 0 ........ 0 0 0 0 0 0 1 0
1 0 .........0 1 00 ........ 0 0 0 0 0 1 0 0
1 0 .........0 1 1 0 ........ 0 0 0 0 1 0 0 0
1 0 .........1 0 0 0 ........ 0 0 0 1 0 0 0 0
1 0 .........1 0 1 0 ........ 0 0 1 0 0 0 0 0
1 0 .........1 1 0 0 ........ 0 1 0 0 0 0 00
1 0 .........1 1 1 0 ........ 1 0 0 0 0 0 0 0
. . . .
. . . .
. . . .
1 1 .........1 1 1 1 .... ... 0 0 00 0 0 0 0
0 d ........d d d 0 ........ 0 0 0 0 0 0 0 0ELECTRÓNICA DIGITAL COMBINACIONAL; Teoría, Diseño y Práctica. Cap. V (Circuitos digitales MSI)
Autor: Angel Olivier
192
En la figura 5.1 se puede observar un decodificador de n a 2
n
líneas con su
respectiva tabla de funcionamiento. Cuando la línea dehabilitación E (Enable) se
encuentra en nivel lógico uno se activará solamente una salida (O2
n
-1,.....,O7, O6, O5, O4,
O3, O2, O1, O0) y esta corresponderá a la combinación en binario que tengan las líneas
de entrada (Xn-1, ....., X2, X1, X0). Si la habilitación E pasa a un nivel bajo, todas las
salidas se pondrán a cero lógico (se desactivan) sin importar el valor de las entradas;
esto loindican los términos indiferentes "d" de la tabla.
Los decodificadores también pueden ser diseñados con compuertas. Sin
embargo, estos son construidos, por ejemplo, en caso tal de no poder adquirir el circuito
integrado en un solo chip. La figura 5.2 se muestra el diseño de un decodificador con
compuertas básicas: posee tres entradas, ocho salidas y una línea de habilitación E.
Lasfunciones que generan este circuito son extraídas de la tabla de la verdad:
2 1 0 O0 = E X X X 0
2 1 O1 = E X X X 0
1
2 O2 = E X X X 1 0
2 O3 = E X X X
1 0 O4 = E X 2 X X 0
1 O5 = E X2 X X 0 O6 = E X2 X1 X O7 = E X2 X1 X0
Figura 5.2. Decodificador de compuertas y la tabla de funcionamiento.
E X2 X1 X0 O7 O6
O5 O4 O3 O2 O1 O0
1 0 0 0...