Informe de calculadora compuertas lógicas

FEVIERSON PÉREZ ESCOBAR.
COD. 1143357344.

INFORME: CALCULADORA FPGA
A continuación se anexa el desarrollo de la primera parte del proyecto en la que describo el cómo se realizó las primeras operaciones suma y resta, teniendo en cuenta el signo del resultado, las entradas son números binarios y el resultado es emulado en leds, el esquema operando se encuentra en archivo del programa CircuitMaker, al final de este esta primera parte del documento se observa un pantallazo del esquema completo.
Para el desarrollo de esta primera parte se utilizó el principio básico del sumador de 1 bit, aquí se encuentra su tabla de verdad, ecuaciones y su correspondiente esquema.

TABLA DE VERDAD SUMADOR DE 1 BIT.

Cin. | B | A | S | Cout. |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 |0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |
S= A.B.Cin + A. B. Cin + A.B.Cin + A.B.Cin
= Cin (A.B+ A.B) + Cin (A.B + A.B)
= Cin + (A + B)

LOGIGRAMA SUMADOR 1 BIT:

Para realizar las operaciones con cuatro entradas simplemente se unen varios sumadores de un bit. El carry de salida del anterior bit seconecta con el carry de entrada del nuevo bit, así hasta que tengamos los sumadores que corresponden a cada bit de entrada, como se necesitan en total 8 entradas (4 para el primer binario y 4 para el 2do binario a operar), se representan en las entradas a y b de cada sumador.
Ahora también debemos tener en cuenta que al realizar una operación u otra, necesitamos realizar una nueva forma pues elcircuito que obtenemos no es óptimo para realizar operaciones en las que el resultado es negativo, por esto, se realizó de forma empírica un sistema de swicheo en el que abierto es resta y cerrado es suma, este sistema cuenta con algunas compuertas and, xor y or también se utiliza el carry del ultimo sumador o carry de exceso los cuales nos permiten guiar los resultados erróneos a un nuevo sistema quenos toma esas señales erróneas y nos las convierte al resultado original, siendo este nuevo resultado el que se muestra en los leds.
A continuación se anexa la tabla de verdad de las señales que resultan erróneas y las señales a las que necesitamos llegar.

TABLA DE VERDAD SUMADOR- RESTADOR.

ENTRADAS. SALIDAS.
E4 | E3 | E2 |E1 | D4 | D3 | D2 | D1 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |

Reducción de Ecuaciones:
D1:
0 | 0 | 1 | 1 |
0 | 0 | 1 | 1 |
0 | 0 | 1 | 1 |
0 | 0 | 1 | 1 |
D1= E1

D2:
0 | 1 | 0 | 1 |
0 | 1 | 0 | 1 |
0 | 1 | 0 | 1 |
0 | 1 | 0 | 1 |

D2=É1.E2+E1.É2
= E1 + E2

D3:
0 | 1 | 1 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 0 | 0 |
C
C

D3= E2.É3 + E1.É3 + E3.É2.É1
= É3.(E2+E1) + E3.É2.É1

C
C
D4:
C
C
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
C
C
0 | 0 | 0 | 0 |
1 | 1 | 1 | 1 |

D4= É4.E2 + E1.É4 + E3.É4 + É1.É2.É3.E4
= É4.(E1+E2+E3) +É1.É2.É3.E4

Luego de tener las operaciones hechas, se montó en el sistema de swicheo en la parte de los valores que se muestra el resultado negativo, este es el esquema completo de la suma y la resta mostrados en 4 leds:

SEGUNDA PARTE INFORME:

En esta segunda parte ya se muestra por completo la calculadora, el desarrollo que se realizó fue la implementación de las operaciones multiplicación y...