Informe Laboratorio 1



Universidad de Chile
Facultad de Ciencias Físicas y Matemáticas
Departamento de Ingeniería Eléctrica
EL4002 – Sistemas Digitales





Informe Laboratorio
SUMADOR BINARIO Y QUARTUS II









Nombre Alumno :
M. Ignacia Devoto

Sebastián Seria
Profesor :
Francisco Rivera
Profesor Auxiliar :
Sergio Liberman
Ayudante :
Christopher Muñoz
Fecha :
Lunes 09 deseptiembre de 2013

Contenido

1. Introducción …………………………………………………………………………………………………….…… 3

2. Implementación ………………………………………………………………………...…………………….……. 4

3. Resultados ………………………………………………………………...……………………………………..…… 6

4. Análisis y conclusión ………………………………………….…………………………………………..……… 7

















Introducción

Gran importancia en sistemas digitales son las compuertas lógicas que se utilizaránpara hacer arreglos y, mediante el álgebra de boole, poder controlar las respuestas de éstos.
Se ha visto que físicamente estas compuertas son asociaciones de transistores y/o circuitos integrados debido a las propiedades de semiconductores que permiten establecer dos estados de voltaje o corriente que posteriormente se traducen en dos estados lógicos.
Para poder conocer o diseñar un sistema queopera mediante el álgebra de boole, es de gran utilidad familiarizarse con las llamadas tablas de verdad, donde se puede apreciar cuál es la respuesta o resultado de una compuerta lógica frente a todas las posibles entradas o estados de las variables. Es decir, se analiza el output de un sistema en función de las entradas y la asociación de éstas.
Con el fin de estudiar lo anterior, en esta sesiónde laboratorio se implementó un sumador con operadores básicos (AND, OR y NOT) y con la ayuda del software Quartus II, que permite estudiar los sitemas lógicos sin importar su implementación física a través de esquemas lógicos.

















Implementación
Comenzamos por implementar el siguiente sumador de un bit de la Figura 1:








Para lograrlo usamos sumatorias de minitérminos, dado quecualquier función binaria puede ser expresada como una sumatoria de minitérminos.
Las entradas son las variables A, B y C (que corresponde a CarryIn) y las variables de salida son Sum y CarryOut. Usando miniterminos se generó la siguiente secuencia:
Notación: A es una variable y A es su negación.
ABC 
Sum:1 para la combinación A:0, B:0 y C:1 y Sum:0 para cualquier otra.
ABC
Sum:1 para lacombinación A:0, B:1 y C:0 y Sum:0 para cualquier otra.
ABC
Sum:1 para la combinación A:1, B:0 y C:0 y Sum:0 para cualquier otra.
ABC 
Sum:1 para la combinación A:1, B:1 y C:1 y Sum:0 para cualquier otra.
ABC 
CarryOut:1 para la combinación A:0, B:1 y C:1 y CarryOut:0 para cualquier otra.
ABC 
CarryOut:1 para la combinación A:1, B:0 y C:1 y CarryOut:0 para cualquier otra.
ABC
CarryOut:1 para lacombinación A:1, B:1 y C:0 y CarryOut:0 para cualquier otra.
ABC 
CarryOut:1 para la combinación A:1, B:1 y C:1 y CarryOut:0 para cualquier otra.
Lo anterior es equivalente a la Figura 2 que se muestra a continuación.


Implementación





















Figura 2


Resultados
Dada la implementación de la Figura 2, se simuló con el software Quartus II dando como resultado la Figura 3 que se muestraa continuación:
Se puede apreciar en la Figura 3 que la tabla de verdad que se muestra en la Figura 1 se repite cada 100 ns (cada ciclo esta separado por los marcadores azules). Antes del primer marcador azul se especificó el valor de la señal en ese intervalo, usando como variables de entrada a, b y Cin (que corresponde a CarryIn) y las señales de salida Cout (que corresponde a CarryOut) y S(que corresponde a Sum).

La siguiente etapa fue realizar un sumador pero esta vez para números de cuatro bits, donde se tomara en cuenta los transportes de la suma.
Para esto, se utilizó la compuerta creada anteriormente para el caso de suma de números de 1 bit de tal forma que se conectasen en cascada de la siguiente manera:






Figura 4
Nótese que la compuerta de la etapa 1 se redujo a una...