Informe

Maracaibo 13 de Febrero del 2014
Universidad Rafael Urdaneta
Cátedra: Diseño Lógico
Docente: Prof. Humberto Acosta
Informe presentado por:
Br. Elizabeth Finol C.I.: 22.063.313
Br. Marcos Robles
Br. Ángel Oroño
Br. Joaquín










Informe #1
Familia Lógica TTL
Material Utilizado
Unidad básica para sistema IPES
Modulo experimental mod. MCM8/EV
MultimetroOsciloscopio
Objetivos
Análisis de las características eléctricas de las puertas TTL
Estudio de las subfamilias TTL
Nociones Teóricas
Su nombre viene de las iniciales Transistor Transistor Logic (Lógica Transistor Transistor). Se especifican mediante una referencia de la forma AA74XXYY, donde AA es un código de fabricante (SN, MM, DM, TC, etc.), XX indica la subfamilia (S, LS, AS, ALS,etc.) e YY indica la función del dispositivo. Por ejemplo el circuito integrado 74LS00 contiene 4 puertas NAND de 2 entradas de tecnología TTL Schottky de bajo consumo de potencia. Todos los dispositivos TTL usan como elemento de conmutación transistores bipolares.

Tensión de alimentación: Lo dispositivos TTL trabajan con tensiones de 5V ±5%, por lo que pueden operar sin problemas en el rango de4,75V a 5,25V.

Alta velocidad de operación: La familia TTL puede trabajar a frecuencias de 18 a 20MHz y en algunos casos hasta 80MHz. La velocidad de operación se expresa por lo general en términos del retardo de propagación del dispositivo.

Alta disipación de potencia: Esta es una desventaja de esta familia y está asociada con la alta velocidad de trabajo. Por lo general cuanto másveloz sea un dispositivo, más potencia consume y viceversa. Casi todos los dispositivos TTL disipan, típicamente, de 1 a 25 mW por compuerta.

Niveles lógicos de entrada y salida

La lógica TTL reconoce cualquier tensión entre 0 y 0,8V como un cero lógico (‘0’) o bajo y cualquier tensión entre 2V y 5V como uno lógico (‘1’) o alto.
La tensión positiva máxima aplicable a una entrada TTL es de+5,5V y el máximo negativo de -0,5V. Si nos excedemos de estos valores los dispositivos TTL se dañan.

Inmunidad al ruido: La inmunidad al ruido de cada estado lógico en la familia TTL estándar es de 0,4V
Familias TTL
TTL Schottky (STTL)
Los tiempo d retardo en la configuración TTL básica están causados fundamentalmente por la carga almacenada de la base del transistor BJT saturado. Elfuncionamiento dinámico de la puerta se puede mejorar conectando un diodo Schottky a través de la unión base-colector de todos los transistores que se saturan. Esta conexión se muestra en la figura 10.6
TTL avanzadas (ASTTL, ALSTTL y FTTL)
Estas familias se obtuvieron como consecuencia de mejoras debidas a desarrollo en la tecnología de proceso y manufactura.
ASTTL proporciona velocidadesaproximadamente dos veces más rápidas que STTL con el mismo consumo de energía
ALSTTL ofrece tanto elevada velocidad como baja disipación, mejorando a LSTTL, a lo que sustituye.
FTTL es un compromiso entre AS y ALS
Procedimientos y Resultados
Desconectar todos los puentes, conectar J15, como se muestra en la figura, para realizar el circuito MCM.

Alimentar el modulo MCMB
Con los interruptoresSW1 y SW2 realizar todas las combinaciones posibles
Observando el encendido o el apagado del LD1, analizar el estado de salida de la puerta tras las diferentes combinaciones de entrada.

1. Situar el interruptor SW1 en el estado 1(ON) y el interruptor SW2 en el estado 0(OFF). Observar el estado de encendido del led LD1. ¿Por qué el led se encuentra en este estado?
1 Porque con los valoresplanteados para SW1 y SW2 la función NAND vale 1
2 Porque con los valores planteados para SW1 y SW2 la función NAND vale 0
3 Porque con los valores planteados para SW1 y SW2 la función OR vale 0
En la tabla NAND cuando una de la entrada es cero y la otra es 1, la salida es 1, porque es el inverso de NAND.
2. ¿Por qué, no obstante SW1 y SW2 se encuentran en el mismo estado lógico que el de la...