Informe

 UNIVERSIDAD DE LOS LLANOS
FACULTAD DE CIENCIAS BASICAS E INGENIERIA
INGENIERIA ELECTRONICA



CIRCUITOS DIGITALES I
LABORATORIO Nº 2’

URLEY CAMILO GUERRERO RODRIGUEZ 161003449
LAURACATALINA BAQUERO LOZANO 161003402
JUAN PABLO PALACIOS SALAMANCA 161003426


Objetivo General
Realizar un proyecto en lenguaje VHDL desarrollando un circuito combinacional que permitavisualizar ciertos símbolos mediante uno o varios displays de la FPGA Nexys 3; poniendo en práctica los conocimientos adquiridos en clase.

Objetivos Específicos
Mediante el uso de la tarjeta Nexys 3,visualizar el resultado del código de programación.
Manejo y clasificación adecuada de la información y datos del proyecto; tales como ecuaciones, tablas de verdad y lenguaje VHDL.
Practica de mapasde Karnaugh de 6 variables.


Planteamiento
Realizar en lenguaje VHDL y por medio de mapas de karnaugh o captura esquemática, el código para un circuito combinacional que permita la visualización delos dígitos del 0 al 9 y cada una de las letras del al-fabeto en mayúscula y minúscula en uno de los cuatro displays de 7 segmentos pertenecientes a la tarjeta FPGA Nexys 3.


Recursos
Para el presentediseño de circuito se utilizó el software Xilinx ISE Design Suite en su versión 13.4, y pa-ra su visualización la tarjeta FPGA Nexys 3 Spartan 6 XC6SLX16 CSG324C.


Procedimiento y resultados
Seeligió realizar el código del circuito por medio de mapas de karnaugh, de esta manera el primer paso a realizar fue la tabla de verdad para los 7 segmentos del display y adicionalmente un segmento extra:un pequeño punto que debe encender cuando el símbolo presente en el display ya hubiese sido visualizado anteriormente. Fueron necesarias 6 variables de entrada con las 64 posibilidades delcircuito a realizar. Se tiene conocimiento de que los displays presentes en la Nexys 3 son de tipo ánodo común, esto quiere decir que los segmentos encienden en el nivel bajo: LOW, o un 0 binario; bajo...