Ing. sistemas

EEPROM: Se borra con pulsos eléctricos de sobrevoltaje. La circuitería de escritura y borrado están dentro del modulo de memoria (escritura con tiempos de acceso largos)
FLASH: EEPROM conbuffer interno para recibir un bloque de bytes antes del ciclo de escritura.
NVRAM: RAM estatico con energía de respaldo
MEMORIA VOLATIL
ESTATICA: Cada celda es un biestable.
DINAMICA:Cada celda es un capacitor. La RAM dinámica requiere “refrescado” (Regeneracion de la información carga eléctrica).
SEÑALES DE CONTROL
/WR Estrobo de escritura
/RD (/OE) Estrobo de lectura/CS Selector de pastilla
En memorias de gran capacidad se utilizan los estrobos.
CAS: Estrobo de columna
RAS: Estrobo de renglón
Loa modulos de memoria organizan las celdas en matricesde renglones y columnas.
Las direcciones de renglón y columan se “multiplexan”.

2.- COMUNICACIÓN SERIE RS-232
FORMATO
EDO DE REPOSO / BIT DE INICIO/ 5,6,7 U 8 BITS POR CARÁCTER/ 0 o 1BIT PARIDAD/ 1 o 2 BITS ALTO / EDO REPOSO
PROTOCOLO: Serie, Asincrono, Conexión punto a punto, orientado a carácter.
NIVELES LOGICOS:
0 Logico +12V
1 Logico -12V

CIRCUITO TRANCEPTOR(CAMBIADOR DE NIVELES)
5V-12V
0V+12V
SEÑALES
TX TRANSMISION
RECEPCION TIERRA
RTS (SOLICITUD DE ENVIO)
CTS (VIA LIBRE)
DTR (TERMINAL LISTA)
DSR (MODEM LISTO)
DCD(DETECCION DEPORTADORA)
BIDIRECCIONAL SI TX Y RX USAN CANALES INDEPENDIENTES
CIRCUITO CONTROLADOR
UART (Transmisor, receptor asíncrono universal).
MODELO DE PROGRAMACION REGISTROS PUERTA
RECEPCION (RX)TRANSMISION (TX)
REGISTROS DE CONFIGURACION Y CONTROL
LCR: REGISTRO DE CONTROL DE LINEA
-LLAVE DE ACCESO AL DIVISOR DE FRECUENCIA PARA FIJAR VELOCIDAD DE TRANSMICION

EJERCICIO
UNSISTEMA TIENE 10 BITS DE DIRECCION, Y SE UTIIZARAN BANCOS DE MEMORIA DE 256 BYTES DE CAPACIDAD.
1.- ESPACIO LINEAL DE 1024 BYTES
2.- NUMERO DE SEÑALES DE DIRECCION PARA CADA BANCO 8(A7:A0).