Instrucción Addm

Instrucción ADD M
El contenido de la posición de memoria cuya dirección está contenida en el registro par HL es sumada al contenido del acumulador, el resultado es colocado en el acumulador. A +=(HL)*  M1 Ciclo máquina de fetch de instrucción Es un ciclo máquina de fetch de instrucción, recibe la instrucción a ejecutar y determina las acciones a realizar. En este caso es un fetch deinstrucción de cuatro estados. • T1

Informa del tipo de ciclo máquina en ejecución a través de las lineas de estado (IO/M, S1 y S0), en este caso fetch de instrucción. IO/M = 0 S1 = 1 S0 = 1 Direcciona lainstrucción en curso utilizando las lineas de dirección (AD 0-7 que en este momento actúan como líneas de direcciones y A8-15). AD0-7 => A0-7 = PCL A8-15 = PCH En las lineas A0-7 la parte baja delcontador de programa (PC) y en las lineas A8-15 la parte alta. Da un pulso ALE, para indicar que las líneas AD0-7 se utilizan como lineas de direcciones y no como lineas de datos. Comprueba elregistro de instrucción para comprobar si existe una instrucción de parada (HALT). • T2

Se preparan las lineas AD0-7 (en este momento actúan como lineas de datos D0-7) para recibir un dato, para ello seponen en alta impedancia. Incrementa la posición del contador de programa (PC) en uno para prepararle para la próxima instrucción.

Activa la linea RD para indicar que la operación es de lectura.Comprueba la linea READY para saber si la memoria ha terminado o no de realizar las operaciones necesarias y si ha colocado el dato, si no es así se introducirán estados de espera (TWAIT) hasta quela memoria esté preparada. También comprueba HOLD para saber si existe una petición de los buses, en caso de existir estados de espera la comprobación de HOLD se realiza en el último estado de espera.• T3

Coloca la dirección de la instrucción en el registro de instrucción (IR). AD0-7 => D0-7 IR = D0-7 Como ha terminado de leer desactiva la linea RD. • T4

Durante este estado el procesador...